五萬系統(tǒng)門級非易失性FPGA設(shè)計.pdf

1、非易失性FPGA是新興的以非易失性存儲作為其基本存儲單元的FPGA。與傳統(tǒng)基于SRAM的FPGA不同，它的最大特點是系統(tǒng)掉電配置信息不消失，同時，帶給使用者更多豐富的非易失特性的相關(guān)功能。本課題以此出發(fā)，開發(fā)一款系統(tǒng)門為五萬門規(guī)模的非易失性FPGA芯片。
　　本課題通過借鑒華微公司已有硅驗證、基于SRAM架構(gòu)的FPGA，重新設(shè)計芯片架構(gòu)，進(jìn)一步優(yōu)化設(shè)計基本模塊，在芯片中集成嵌入式FLASH IP，通過研究FPGA配置規(guī)律，設(shè)計與所

2、嵌入的FLASH匹配的讀、寫、擦?xí)r序控制電路等相關(guān)模塊，以實現(xiàn)單芯片非易失性FPGA的設(shè)計。
　　通過閱讀大量相關(guān)資料與專利，并借助以往項目經(jīng)驗為基礎(chǔ)，對本課題做了深入的研究，并完成了相關(guān)研究和設(shè)計：多種非易失性 FPGA架構(gòu)分析；非易失編程技術(shù)研究；系統(tǒng)門為五萬門的非易失性 FPGA的架構(gòu)設(shè)計；主要組成模塊的設(shè)計與優(yōu)化；全芯片的仿真驗證。
　　本人在課題項目中，主要負(fù)責(zé)項目管理，并參與架構(gòu)的規(guī)劃設(shè)計、芯片內(nèi)部控制器的設(shè)計，

3、以及頂層主要仿真驗證。
　　本課題芯片采用0.18μm內(nèi)嵌FLASH IP的CMOS工藝制程，截止論文撰寫階段，本課題所設(shè)計芯片已流片，測試結(jié)果基本達(dá)到了預(yù)期的設(shè)計，性能參數(shù)有待進(jìn)一步提高。
　　通過本課題的研究與后期成果測試，成功的證明了所設(shè)計的非易失性 FPGA的架構(gòu)思想，驗證了在此架構(gòu)下小規(guī)模非易失性FPGA的可行性，進(jìn)而推廣將中小規(guī)?；赟RAM的FPGA移植成單片非易失性FPGA提供了有效的設(shè)計方法，具有較大的商業(yè)