非易失性存儲介質(zhì)的性能、能耗和壽命優(yōu)化研究.pdf

1、隨著多核系統(tǒng)的普及和發(fā)展，中央處理器的數(shù)目越來越多，軟件應(yīng)用規(guī)模也越來越大，對存儲器的存儲容量和訪問速度要求逐漸加大。另一方面，隨著工藝的發(fā)展，作為主流的DRAM和SRAM的工藝技術(shù)發(fā)展到10納米級別后，其進(jìn)一步提升空間越來越少。因此，傳統(tǒng)存儲介質(zhì)的“能耗墻”和“存儲墻”問題日益嚴(yán)重，已經(jīng)嚴(yán)重制約著存儲系統(tǒng)的進(jìn)一步發(fā)展。人們迫切需要新的存儲技術(shù)替代現(xiàn)有的DRAM和SRAM工藝。新型非易失性存儲器具有數(shù)據(jù)存儲的斷電信息不丟失、漏電能耗低、

2、訪問延遲低和信息密度高等特點，被認(rèn)為是替代傳統(tǒng)的存儲技術(shù)的最有效方式之一。但是，新型非易失性存儲器普遍存在寫速度慢、寫能耗高和寫次數(shù)有限等問題。對此，本文對新型非易失性存儲介質(zhì)展開性能優(yōu)化、功耗優(yōu)化和使用壽命優(yōu)化的研究解決上述問題，主要包括新型非易失存儲器作為內(nèi)存（以相變存儲器為主）和緩存（以自旋轉(zhuǎn)移力矩隨機(jī)存取存儲器為主）等介質(zhì)的研究，以達(dá)到改善存儲系統(tǒng)中新型非易失性存儲介質(zhì)的容量、性能、能耗和耐久性等目的。本文的主要研究內(nèi)容包括：<

3、br>　?、傧嘧兇鎯ζ骰谕购瘮?shù)特性的寫能耗優(yōu)化技術(shù)。相變存儲器使用級聯(lián)充電泵為相變存儲元件輸入寫電壓和電流，每次寫回單位中0和1的比率不同時，相變存儲器充電泵需要提供的總電流差異非常明顯。另一方面，相變存儲器充電泵的有效充電效率和需要提供的總電流成凸函數(shù)關(guān)系。我們利用凸函數(shù)的特性，通過平衡每次寫回單位的電流，提高總的有效充電效率，使得芯片寫能耗降低。
　?、诙鄬訂卧嘧兇鎯ζ鞯膶懲掏铝績?yōu)化技術(shù)。多層單元相變存儲器每種狀態(tài)變遷需要

4、的寫延遲差異很大，而最壞情況寫決定了多層單元相變存儲器內(nèi)存行的寫時間。我們提出了重組寫機(jī)制，其主要思想是在多層單元相變存儲器寫回過程中，對寫單元進(jìn)行重組，把最壞情況歸并到某些寫單元中，這樣其余的寫單元寫時間降低。通過這種方式總寫單元寫時間降低，達(dá)到提高相變存儲器芯片寫吞吐量的目標(biāo)。
　　③多層單元自旋轉(zhuǎn)移力矩隨機(jī)存取存儲器（STT-RAM）的兩步寫減少優(yōu)化技術(shù)。多層單元的STT-RAM硬鐵磁疇和軟鐵磁疇的兩步寫問題，不僅增加多層單

5、元STT-RAM的寫延遲和寫能耗，還導(dǎo)致軟鐵磁疇的不必要重復(fù)寫，額外損耗了多層單元STT-RAM的使用壽命。本技術(shù)通過使用更多的編碼空間，選擇最優(yōu)編碼降低了兩步寫出現(xiàn)的次數(shù)，從而減少了STT-RAM的寫延遲和寫能耗，并且延長了多層單元STT-RAM的使用壽命。
　　④非易失性存儲介質(zhì)磨損程度的精確記錄技術(shù)。非易失性存儲器耗均衡算法要基于磨損程度進(jìn)行損耗均衡。傳統(tǒng)的磨損記錄方法存在計數(shù)不精確的問題，限制了現(xiàn)有的損耗均衡算法對非易失性

6、存儲器壽命的提高效果。本文設(shè)計了一個低開銷高精確度的記錄技術(shù)，使得計數(shù)器的精確度得到極大提高。結(jié)合精確的計數(shù)器，損耗均衡算法能更精確識別物理介質(zhì)的實際磨損程度，并作出了更合適的損耗均衡操作，進(jìn)一步提高非易失性存儲器的使用壽命。
　　以上的優(yōu)化技術(shù)，本文都在仿真模擬平臺進(jìn)行了實驗驗證。實驗結(jié)果證實了本文技術(shù)能有效地優(yōu)化相變存儲介質(zhì)的寫能耗，多層單元相變存儲器的寫吞吐量，多層單元STT-RAM的寫性能、能耗和使用壽命，和非易失性存儲介