基于標(biāo)準(zhǔn)CMOS工藝的單柵非易失存儲(chǔ)器器件建模與關(guān)鍵電路研究.pdf

1、隨著射頻識(shí)別技術(shù)（RFID）的廣泛應(yīng)用，RFID標(biāo)簽芯片的需求量不斷增加。而非易失存儲(chǔ)器是標(biāo)簽芯片的重要組成部分，它的功耗、制造工藝以及面積決定了標(biāo)簽芯片的識(shí)別距離、成本及應(yīng)用領(lǐng)域。因此，研究低功耗小面積且與標(biāo)準(zhǔn)CMOS工藝兼容的單柵非易失存儲(chǔ)器有益于提高標(biāo)簽芯片的性能，推動(dòng)物聯(lián)網(wǎng)技術(shù)的發(fā)展。
　　本文首先介紹標(biāo)準(zhǔn)CMOS工藝的單柵非易失存儲(chǔ)器的研究背景與研究現(xiàn)狀，提出所設(shè)計(jì)的單柵非易失存儲(chǔ)器的整體結(jié)構(gòu)與端口定義，闡述其存儲(chǔ)機(jī)制，

2、并提出其設(shè)計(jì)指標(biāo)。
　　然后詳細(xì)介紹存儲(chǔ)單元模型的建立以及存儲(chǔ)器外圍電路的設(shè)計(jì)過(guò)程。為了設(shè)計(jì)出性能良好的存儲(chǔ)單元結(jié)構(gòu)，盡可能真實(shí)的模擬存儲(chǔ)器實(shí)際工作情況，本文建立了一種存儲(chǔ)單元宏模型。所建模型用HSPICE仿真，其仿真結(jié)果分別與測(cè)試結(jié)果和TCAD工藝模型的仿真結(jié)果進(jìn)行對(duì)比，均具有良好的一致性。然后，為了盡可能的減小存儲(chǔ)器的面積，在保證其可靠性的基礎(chǔ)上，設(shè)計(jì)了一種結(jié)構(gòu)緊湊的存儲(chǔ)陣列。接著，本文對(duì)非易失存儲(chǔ)器外圍電路中的關(guān)鍵模塊進(jìn)行了

3、研究，設(shè)計(jì)了一種與標(biāo)準(zhǔn)CMOS工藝完全兼容的高效電荷泵結(jié)構(gòu)，并消除了MOS管閾值電壓以及體效應(yīng)對(duì)電荷泵的影響，提高了其轉(zhuǎn)換效率；設(shè)計(jì)了一種高可靠性低功耗的電壓切換電路，其功耗僅僅為傳統(tǒng)電壓切換電路的3.1％；設(shè)計(jì)了一種高速低功耗的靈敏放大器結(jié)構(gòu)，其讀取延時(shí)為8.39ns，讀取功耗為167nW，與其他結(jié)構(gòu)的靈敏放大器相比，其速度與功耗都具有一定優(yōu)勢(shì)。
　　最后，用SPECTRE對(duì)所設(shè)計(jì)的存儲(chǔ)器進(jìn)行整體仿真，驗(yàn)證其功能和性能。仿真結(jié)果