

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領
文檔簡介
1、Flash存儲器是主流的非易失型存儲器,對其進行編程和擦除需要對存儲單元各端施加不同的高壓。電荷泵電路由于面積小,不需要使用電感成為了片上升壓電路的首選。為加快對存儲器的編程和擦除,電荷泵的充電速度是一個關(guān)注的重點;而為確保編程操作的準確度,抑制電荷泵的紋波也是一個重要的問題。
本文根據(jù)NOR Flash存儲器的應用需求,設計完成了NOR Flash存儲器的字線驅(qū)動電路和位線驅(qū)動電路,此外設計了一款片上溫度檢測電路。本文主要工
2、作以及創(chuàng)新點如下:
1、對理想電荷泵進行了simulink仿真,和電荷泵的經(jīng)典模型進行了比較和印證,利用電荷泵的模型分析了電荷泵的最優(yōu)級數(shù)。
2、設計了字線驅(qū)動電路,包括編程正高壓電荷泵調(diào)節(jié)電路和擦除負高壓電荷泵調(diào)節(jié)電路,分別產(chǎn)生10V正高壓和-9V負高壓,采用SKIP模式以獲得較高的效率??偨Y(jié)了Dickson電荷泵的紋波特性,對SKIP模式的紋波進行了分析,論證了SKIP模式下電荷泵紋波和上升時間的關(guān)系,對兩者進行
3、了優(yōu)化和折中。設計了電荷泵的振蕩器、四相時鐘生成器、電平移位器和帶隙基準電路。
3、設計了一種新型寬負載紋波抑制位線驅(qū)動電路,在負載電流為0.1mA到1mA范圍內(nèi)產(chǎn)生3.6V正高壓。電荷泵分為3路并聯(lián),采用SKIP模式和頻率調(diào)節(jié)模式混合的調(diào)節(jié)電路。特點是復用誤差放大器,將兩級放大器的第一級用作比較器。輕載時產(chǎn)生控制信號關(guān)閉2路電荷泵,運放第二級輸出實現(xiàn)頻率調(diào)節(jié)。為區(qū)分中載和重載,2路電荷泵中一路電荷泵的控制信號由遲滯反相器提供
4、,利用其雙門檻特性和另一路電荷泵區(qū)分開來。為在輕載時保證同樣的紋波性能,對電容驅(qū)動器實行連續(xù)調(diào)節(jié)。在很寬的負載電流變化下實現(xiàn)了紋波抑制。
4、設計了溫度檢測電路,利用帶隙基準電路中的PTAT電流和電阻串聯(lián)產(chǎn)生PTAT電壓,并用ADC將轉(zhuǎn)為3位數(shù)字輸出。
電路設計基于XMC65nm浮柵工藝,電源電壓為1.8V,使用CadenceSpectre進行仿真。在標準工藝角下,字線驅(qū)動電路中正電荷泵負載電容為10pF,輸出電壓為
5、10V,上升時間為307ns,輸出紋波約為154mV,功耗為413uW;字線驅(qū)動電路中負電荷泵負載電容為20pF,穩(wěn)定后輸出電壓為-9V,輸上升時間為1.69us,輸出紋波約為35mV,功耗為651uW;位線驅(qū)動電路負載電容為20pF,輸出電壓為3.6V,輕載(負載電流100uA)時,上升時間為86ns,紋波為232mV;重載(負載電流1mA)時,上升時間為134ns,紋波為201mV,重載時效率為59%。核心版圖面積為0.268mm2
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
- 6. 下載文件中如有侵權(quán)或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 65nm NOR Flash工藝整合技術(shù)研究.pdf
- 基于65nm工藝的存儲器可測性設計.pdf
- 基于65nm工藝嵌入式存儲器MBIST電路的研究.pdf
- 65nm CMOS工藝22Gb-s VCSEL驅(qū)動器電路設計.pdf
- 基于65nm工藝新型SRAM存儲單元設計.pdf
- 基于納米晶粒浮柵結(jié)構(gòu)的先進FLASH存儲器的設計與模擬.pdf
- 65nm NOR型閃存芯片RTS噪聲研究.pdf
- 65nm NOR Flash Memory工藝下的耐高壓電源軌ESD保護電路的設計與實現(xiàn).pdf
- 65nm CMOS工藝10-Gb-s全速率CDR電路設計.pdf
- 65nm CMOS工藝28Gb-s EAM驅(qū)動器設計.pdf
- 阻變存儲器電路設計.pdf
- 基于AMBA的存儲器接口電路設計.pdf
- 硫族化合物隨機存儲器驅(qū)動電路設計.pdf
- 阻變存儲器外圍電路設計.pdf
- 基于65nm CMOS工藝的高速SRAM設計.pdf
- 基于65nm CMOS工藝的低功耗觸發(fā)器設計.pdf
- 用于浮柵存儲器的電荷泵系統(tǒng)設計.pdf
- 65nm溝槽刻蝕工藝研發(fā).pdf
- 基于65nm工藝的256Bit eFuse設計.pdf
- 65nm SRAM的設計.pdf
評論
0/150
提交評論