基于65nm CMOS工藝的低功耗觸發(fā)器設(shè)計(jì).pdf

1、隨著CMOS集成電路的不斷發(fā)展，集成電路的集成度不斷增大，時(shí)鐘頻率越來(lái)越高，功耗也隨著急劇增加。集成電路過(guò)高的功耗對(duì)設(shè)備的散熱性能及穩(wěn)定性提出了更高的要求，各種移動(dòng)便攜式設(shè)備的續(xù)航能力也受到越來(lái)越大的挑戰(zhàn)。因此，低功耗設(shè)計(jì)在超大規(guī)模集成電路設(shè)計(jì)過(guò)程中越來(lái)越重要。另一方面，隨著器件尺寸不斷縮小，MOS管不再像理想壓控開(kāi)關(guān)那樣工作;電路集成度的增大使互連線占的比重越來(lái)越大，由互連線帶來(lái)的信號(hào)完整性及功耗問(wèn)題日益嚴(yán)重。使用多值邏輯或負(fù)阻器件減

2、少實(shí)現(xiàn)相同功能電路所用的器件數(shù)目成為解決問(wèn)題的有效方法。負(fù)阻器件由于其獨(dú)特的電流-電壓特性，大大加強(qiáng)了其所能實(shí)現(xiàn)的邏輯功能，有利于減少實(shí)現(xiàn)相同邏輯功能電路使用的器件數(shù)目，受到越來(lái)越多的關(guān)注。
　　在超大規(guī)模集成電路中，時(shí)鐘系統(tǒng)的功耗幾乎占電路總功耗的三分之一。而在時(shí)鐘系統(tǒng)中，由觸發(fā)器及直接驅(qū)動(dòng)觸發(fā)器的緩沖器產(chǎn)生的功耗約占時(shí)鐘系統(tǒng)消耗功耗的90％左右。因此，設(shè)計(jì)具有低功耗性能的觸發(fā)器對(duì)降低整個(gè)芯片的功耗具有非常重要的意義。
　

3、　相比主從型觸發(fā)器，脈沖型觸發(fā)器結(jié)構(gòu)簡(jiǎn)單，通常只需要一級(jí)鎖存器，在功耗及速度方面具有非常大的優(yōu)勢(shì);另外，基于CMOS負(fù)阻器件的觸發(fā)器設(shè)計(jì)極少。本文主要研究低功耗脈沖型觸發(fā)器設(shè)計(jì)及基于CMOS負(fù)阻器件的觸發(fā)器設(shè)計(jì)。首先，本文基于條件控制時(shí)鐘技術(shù)設(shè)計(jì)了一種在數(shù)據(jù)輸入信號(hào)跳變率較低時(shí)具有明顯低功耗優(yōu)勢(shì)的單邊沿脈沖型觸發(fā)器CCFF。條件控制時(shí)鐘技術(shù)結(jié)合了時(shí)鐘邊沿觸發(fā)控制及門控時(shí)鐘技術(shù)的優(yōu)點(diǎn)，使CCFF能夠在數(shù)據(jù)輸入信號(hào)和輸出信號(hào)相同時(shí)封鎖時(shí)鐘信

4、號(hào)，抑制不必要的脈沖信號(hào)產(chǎn)生，減少了觸發(fā)器內(nèi)部節(jié)點(diǎn)的冗余跳變，從而大大降低了觸發(fā)器功耗。其次，本文基于條件控制時(shí)鐘技術(shù)設(shè)計(jì)了一個(gè)具有極低功耗而且非常穩(wěn)定的單邊沿脈沖型電平轉(zhuǎn)換觸發(fā)器CC-LCFF。CC-LCFF能夠在數(shù)據(jù)輸入信號(hào)和輸出信號(hào)相同時(shí)封鎖脈時(shí)鐘信號(hào)，使脈沖發(fā)生器不產(chǎn)生時(shí)鐘的反相延時(shí)信號(hào)，避免了觸發(fā)器的冗余觸發(fā)，減少了觸發(fā)器內(nèi)部節(jié)點(diǎn)的冗余跳變，從而大大降低了功耗。最后，本文在分析負(fù)阻器件及單雙穩(wěn)態(tài)轉(zhuǎn)換邏輯單元MOBILE(MOn

5、o-stable BI-stable transition Logic Element)的工作特性基礎(chǔ)上，使用基于CMOS工藝的MOS-NDR負(fù)阻器件設(shè)計(jì)了一個(gè)時(shí)鐘上升沿觸發(fā)的D觸發(fā)器。
　　基于SMIC65nmCMOS工藝，Hspice(@)后端仿真結(jié)果表明:與文獻(xiàn)中的同類觸發(fā)器相比，新設(shè)計(jì)的CCFF在數(shù)據(jù)輸入信號(hào)的開(kāi)關(guān)活動(dòng)性為10％時(shí)功耗優(yōu)勢(shì)非常明顯，功耗相比減少了42％～71％，而且其性能在不同PVT條件及工藝角下偏差都較小

6、，由于使用條件控制時(shí)鐘技術(shù)，其延時(shí)較大，所以CCFF適合用于要求低功耗的非關(guān)鍵路徑中;與文獻(xiàn)中的電平轉(zhuǎn)換觸發(fā)器相比，新設(shè)計(jì)的CC-LCFF在數(shù)據(jù)輸入信號(hào)的開(kāi)關(guān)活動(dòng)性小于80％時(shí)功耗都最小，在數(shù)據(jù)輸入信號(hào)開(kāi)關(guān)活動(dòng)性為10％時(shí)，功耗相比減少了66％～73％，而且其性能在不同PVT條件及工藝角下都具有較小偏差，因此CC-LCFF非常適合用于低功耗的雙電源CVS系統(tǒng)中;基于CMOS工藝MOS-NDR負(fù)阻器件設(shè)計(jì)的D觸發(fā)器具有正確的邏輯功能，與基