基于FPGA的快閃存儲(chǔ)器糾錯(cuò)電路設(shè)計(jì)與實(shí)現(xiàn).pdf

1、在現(xiàn)代電子通信技術(shù)飛速發(fā)展的今天，數(shù)據(jù)存儲(chǔ)作為電子通信中的重要組成部分被越來(lái)越多的企業(yè)所重視。若因?yàn)榇鎯?chǔ)介質(zhì)中的微小的錯(cuò)誤，而導(dǎo)致重要的文件損壞，這對(duì)企業(yè)來(lái)說(shuō)是巨大的損失。所以現(xiàn)代電子領(lǐng)域，企業(yè)和個(gè)人對(duì)系統(tǒng)的容錯(cuò)性看的非常重要。而解決系統(tǒng)容錯(cuò)性的重要手段就是在電子系統(tǒng)中加入糾錯(cuò)碼(ECC)。
　　在現(xiàn)代存儲(chǔ)領(lǐng)域中，常用的糾錯(cuò)碼有很多，BCH碼是其中最經(jīng)典的之一。BCH碼因其良好的數(shù)學(xué)迭代結(jié)構(gòu)，較為簡(jiǎn)單而規(guī)則的硬件實(shí)現(xiàn)，被廣泛應(yīng)用于

2、電子系統(tǒng)的存儲(chǔ)部件中，尤其是在固態(tài)硬盤(pán)和U盤(pán)這樣的固態(tài)存儲(chǔ)介質(zhì)中。因此對(duì)糾錯(cuò)電路的設(shè)計(jì)，是固態(tài)存儲(chǔ)系統(tǒng)中不可缺少的一部分。
　　本論文首先介紹了固態(tài)存儲(chǔ)主要的構(gòu)成單元NandFlash的結(jié)構(gòu)特點(diǎn)和發(fā)展趨勢(shì)，介紹了BCH編解碼的原理，并基于FPGA設(shè)計(jì)了一種應(yīng)用于NandFlash中的糾錯(cuò)電路。糾錯(cuò)電路主要包括解碼電路和編碼電路兩大部分。其中解碼電路采用了一種矩陣計(jì)算的方法，使得編碼速度較傳統(tǒng)的串行編碼電路提升了8倍。解碼電路較為復(fù)

3、雜，分為計(jì)算伴隨式模塊，計(jì)算關(guān)鍵方程模塊以及錢(qián)搜索模塊，在計(jì)算伴隨式模塊，采用了與編碼模塊類(lèi)似的方法，提高了速率;在關(guān)鍵方程計(jì)算模塊采用了IBM算法，避免了求逆的迭代運(yùn)算;在錢(qián)搜索采用了短關(guān)鍵路徑的電路，提升了電路的速度。為了保證計(jì)算電路處理數(shù)據(jù)的正確性，同步建立了Matlab的BCH計(jì)算平臺(tái)，把電路輸出結(jié)果與Matlab結(jié)果作比較以確定BCH編解碼電路的正確性。
　　本論文設(shè)計(jì)的電路，均采用并行處理，提高了運(yùn)行速度，節(jié)省了時(shí)鐘周