基于FPGA的新型彈載存儲(chǔ)器設(shè)計(jì).pdf

1、在導(dǎo)彈的測(cè)試系統(tǒng)中，數(shù)據(jù)存儲(chǔ)設(shè)備主要用于記錄導(dǎo)彈飛行時(shí)由傳感器接收的信號(hào)以及飛行過(guò)程中的各種參數(shù)。隨著彈載存儲(chǔ)性能要求的提升，設(shè)計(jì)出一款可以適應(yīng)測(cè)試信號(hào)多樣性、實(shí)時(shí)性以及穩(wěn)定性的數(shù)據(jù)存儲(chǔ)設(shè)備已經(jīng)勢(shì)在必行。本文提出了一種基于FPGA+eMMC FLASH存儲(chǔ)陣列的數(shù)據(jù)存儲(chǔ)方案，詳細(xì)論述了存儲(chǔ)陣列硬件電路設(shè)計(jì)以及基于FPGA的eMMC控制器邏輯設(shè)計(jì)。同時(shí)分析了固態(tài)存儲(chǔ)的發(fā)展趨勢(shì)，提出了基于串行UFS2.0協(xié)議的控制器設(shè)計(jì)框架，以滿足未來(lái)存儲(chǔ)

2、發(fā)展的需求。
　　本文主要完成以下三方面的工作內(nèi)容：
　　1.分析了各類(lèi)主流的固態(tài)存儲(chǔ)芯片特性，設(shè)計(jì)了基于eMMC FLASH陣列的存儲(chǔ)架構(gòu)，詳細(xì)描述了存儲(chǔ)板卡的硬件設(shè)計(jì)，具體說(shuō)明了電源方案、高速接口互連、時(shí)鐘分配以及上位機(jī)通信等設(shè)計(jì)原理和方法。
　　2.對(duì)eMMC FLASH并行存儲(chǔ)架構(gòu)的邏輯控制進(jìn)行了詳細(xì)設(shè)計(jì)，介紹了存儲(chǔ)板卡的工作流程以及數(shù)據(jù)流與緩存方案，說(shuō)明了存儲(chǔ)的讀寫(xiě)、擦除以及CRC校驗(yàn)等功能的設(shè)計(jì)方法和實(shí)現(xiàn)過(guò)

3、程，同時(shí)實(shí)現(xiàn)了存儲(chǔ)板卡與上位機(jī)之間的以太網(wǎng)通信，并且在板卡上完成了驗(yàn)證與性能測(cè)試。
　　3.考慮到eMMC FLASH陣列并行總線的局限性，提出了基于UFS2.0協(xié)議的高速串行存儲(chǔ)架構(gòu)，設(shè)計(jì)了基于FPGA高速串行收發(fā)器GTX的UFS2.0控制器的基本框架，并實(shí)現(xiàn)了部分模塊的邏輯功能。
　　本文完成了基于FPGA+eMMC FLASH架構(gòu)的數(shù)據(jù)存儲(chǔ)系統(tǒng)的硬件設(shè)計(jì)和邏輯設(shè)計(jì)。并分析了高速串行總線的優(yōu)點(diǎn)，設(shè)計(jì)了UFS2.0控制器的