OTP存儲器設計研究.pdf

1、隨著制造工藝的發(fā)展，超大規(guī)模集成電路設計已步入超深亞微米時代。片上系統(tǒng)應運而生。預計在不久的將來，各種功能的存儲器將占據SOC芯片的大部分。為滿足SOC芯片的工作要求，存儲器的要求也越來越高?，F(xiàn)階段市場上各種非易失性存儲器的編程單元都需要額外的制造工藝，特殊的材質，且需要不同厚度的柵氧化層等，這些都增加了存儲器設計的復雜度和制造成本。本文提出了兩種基于標準CMOS工藝的存儲單元結構。采用柵氧化層擊穿作為研究對象，提出并改進了Tri-tr

2、ansistor存儲單元結構；同時基于傳統(tǒng)浮柵EEPROM結構提出了單層多晶硅浮柵結構的EEPROM存儲單元。這兩種存儲結構不需要額外的制造工藝且一定程度上優(yōu)化了傳統(tǒng)存儲器的缺點，使得這兩種存儲結構在成本和可靠性上都具有很大的優(yōu)勢。
　　 本文針對柵氧化層的經時擊穿模型做了深入分析，討論了兩類經時擊穿陷阱生成模型，并提出了柵氧化層的反熔絲編程結構。針對漏極偏置對經時擊穿的影響，對反熔絲結構做了優(yōu)化，提高了編程速度和數(shù)據存儲的可靠

3、性。本文同時基于傳統(tǒng)浮柵EEPROM結構提出了可行的單層多晶硅浮柵結構存儲器，通過分析兩種電子注入模型得到可取的編程模式和加壓方式。文中采用MEDICI軟件對器件進行了仿真建模，針對漏極偏置對柵氧化層反熔絲結構的影響及浮柵結構編程模式的仿真。兩種兼容標準CMOS工藝的OTP存儲器的提出，并通過MEDICI仿真對其進行了討論是本文的重點。
　　 最后本文提出了OTP存儲器整體結構設計，著重介紹了存儲單元陣列和讀取電路的設計。針對柵