512Kbit反熔絲OTP存儲器設(shè)計及實現(xiàn)技術(shù)研究.pdf

1、隨著人類進(jìn)入航天時代，在空間高輻射環(huán)境中能夠穩(wěn)定準(zhǔn)確存儲數(shù)據(jù)的存儲器變得尤為重要。反熔絲OTP存儲器以其穩(wěn)定、可靠、抗干擾以及優(yōu)異的抗輻照性能，被廣泛應(yīng)用于航空航天和軍事等要求嚴(yán)格的領(lǐng)域。然而迄今為止，我國在反熔絲OTP存儲器的研究領(lǐng)域，仍然沒有實現(xiàn)自主設(shè)計的產(chǎn)品。本篇論文的基本目標(biāo)就是研究如何設(shè)計并最終實現(xiàn)穩(wěn)定可靠的512Kbit反熔絲OTP存儲器。主要工作是設(shè)計了存儲單元，ESD防護(hù)，冗余測試電路，以及編程和讀出電路，并進(jìn)行了仿真驗

2、證，隨后進(jìn)行版圖的設(shè)計，流片后進(jìn)行了封裝測試驗證。
　　論文在研究國內(nèi)外多種反熔絲單元的基礎(chǔ)上，采用了與商用CMOS工藝兼容的新型柵氧化層反熔絲，設(shè)計了1T1C的存儲單元結(jié)構(gòu)。該結(jié)構(gòu)的反熔絲單元擊穿后電阻一致性好，且電阻較小。為方便全電路的快速數(shù)字化仿真，對存儲單元進(jìn)行了建模和簡單仿真。
　　在外圍電路的設(shè)計上，考慮到芯片的產(chǎn)品化，首先設(shè)計了存儲器的ESD防護(hù)結(jié)構(gòu)。接著設(shè)計了存儲陣列和多級的譯碼結(jié)構(gòu)；為了方便產(chǎn)品的出廠測試，

3、存儲陣列增加了冗余測試電路，實現(xiàn)了OTP存儲器出廠的可測試性。在編程電路中，設(shè)計了兩級電荷泵電路，實現(xiàn)了對內(nèi)部編程高壓的控制，避免了對未選中單元的誤編程。在讀出電路中，設(shè)計了靈敏放大器和兩級DICE鎖存器，實現(xiàn)了數(shù)據(jù)穩(wěn)定而正確的讀出。對冗余測試電路、編程電路和讀出電路等各個功能模塊運用SPECTRE工具進(jìn)行了模擬仿真驗證。為了快速實現(xiàn)全電路的功能驗證，通過將電路模塊用Verilog代碼替換，借助AMS仿真工具進(jìn)行了全電路的快速功能驗證。

4、功能驗證后，為了保證電路功能的精確，對全電路進(jìn)行了Finesim模擬仿真，完成電路最終的設(shè)計。
　　電路設(shè)計完成后，進(jìn)行了版圖的設(shè)計和實現(xiàn)，介紹了版圖的布局布線，以及版圖中采用的抗輻照加固措施。運用Calibre工具對版圖進(jìn)行了DRC和LVS的檢查驗證，隨后進(jìn)行了寄生參數(shù)提取和后仿真，最終導(dǎo)出GDSII文件發(fā)送給Foundry進(jìn)行流片。
　　最后，對實際流片后的芯片進(jìn)行了封裝與測試，測試結(jié)果驗證了芯片讀寫功能的正確性，并驗證