存儲芯片糾檢錯電路設(shè)計與FPGA實現(xiàn).pdf

1、受宇宙空間中輻射的影響，衛(wèi)星上的雙穩(wěn)態(tài)器件如靜態(tài)存儲器SRAM可能會發(fā)生單粒子翻轉(zhuǎn)效應(yīng)SEU(SignalEventUpset)。SEU可能會造成存儲器某一位的數(shù)據(jù)從一個穩(wěn)態(tài)變化到另一個穩(wěn)態(tài)，而存儲器的數(shù)據(jù)變化又會使星載計算機系統(tǒng)的指令或是數(shù)據(jù)出錯，嚴重時可能導(dǎo)致整個星載計算機系統(tǒng)的崩潰。因此需要尋找一種辦法來糾錯或是容錯。實現(xiàn)星載計算機容錯或糾錯的辦法有很多，本課題采用的是差錯控制編碼的方法來對SRAM實現(xiàn)糾錯和檢錯。本文詳細介紹了E

2、DAC電路結(jié)構(gòu)的設(shè)計過程、仿真過程以及在FPGA上的調(diào)試過程，對于減少因單粒子翻轉(zhuǎn)而造成的存儲器軟錯誤，提高星載計算機的整體可靠性有著非常重要的意義。
　　本文首先闡述了糾錯編碼的基本理論，在考慮SEU發(fā)生的小概率特點的基礎(chǔ)上，論證了各種糾錯編碼在存儲器應(yīng)用領(lǐng)域的優(yōu)缺點和可行性，最終選擇了(13，8)漢明碼來設(shè)計糾錯電路。然后參考經(jīng)典的EDAC(ErrorDetectionAndCorrection)電路提出了一種時序控制方式更為