金屬浮柵存儲器的結構優(yōu)化和性能分析.pdf

1、Flash存儲器由于其高集成度、低功耗、高可靠性和高性價比等優(yōu)點，在非易失性存儲器市場中占據(jù)了主要的份額。但隨著微電子技術的發(fā)展，F(xiàn)lash存儲器也面臨了一系列的挑戰(zhàn)，如更低的功耗，更快的速度，更高的集成度等。對于傳統(tǒng)多晶硅浮柵存儲器而言，多晶硅浮柵的厚度隨著器件特征尺寸的減小而同步減薄，這使得具有高能量的入射電子增多。大量的高能入射電子對阻擋氧化層造成損傷，產(chǎn)生更多的陷阱和缺陷，影響器件的可靠性。為了克服這一問題，以金屬替代多晶硅作為

2、浮柵的方案被提出來，因此對金屬浮柵存儲器性能的研究和改善得到了比較廣泛的關注。本論文主要以金屬浮柵存儲器為研究對象，通過對浮柵結構進行優(yōu)化，改進存儲器編程/擦除性能。
　　金屬浮柵存儲器的浮柵材料的功函數(shù)對器件性能有很大影響，因此本論文首先對浮柵材料的功函數(shù)對器件性能的影響做了研究。在此基礎上通過調整和優(yōu)化金屬浮柵結構，改變溝道內電場分布和浮柵耦合電勢，研究了金屬浮柵結構對存儲器性能的影響。結果表明，對金屬浮柵結構進行優(yōu)化后，溝道

3、電場分布出現(xiàn)局部峰值，提升了溝道內熱電子的動能，從而促進編程過程中電子的注入效率；同時，浮柵中耦合的電勢也得到提升，進而增強編程過程中的垂直電場，進一步提高熱電子的注入效率。在擦除過程中，由于垂直電場的增強，使存儲在金屬浮柵中的電荷更容易通過F-N隧穿回到襯底。通過對比，優(yōu)化后的器件在相同的閾值電壓改變量（編程和擦除過程中分別為3.5V和-3.5V）情況下所需的編程時間縮短了77％，擦除時間縮短了52%，器件的編程/擦除性能得到了提升。

4、
　　SOI技術對器件性能有很大的影響，因此本論文研究了SOI襯底上的金屬浮柵存儲器的性能，并提出了改進方案。模擬結果表明，SOI頂層硅厚度為5nm時存儲器的編程和擦除性能達到最優(yōu)。在此基礎上，本論文對在SOI襯底上的金屬浮柵存儲器的浮柵結構也進行了優(yōu)化。優(yōu)化后存儲器的存儲窗口提升了32%，并且在相同的閾值電壓改變量（編程和擦除過程中分別為3.5V和-3.5V）情況下所需的編程時間縮短了73%，擦除時間縮短了64%。在此基礎上本論