0.12微米疊柵分柵混合結(jié)構(gòu)快閃存儲(chǔ)器浮柵電壓耦合特性研究

1、Y圣02n“錘旦大學(xué)學(xué)校代碼：10246學(xué)號(hào)t舛305a030碩士學(xué)位論文(專(zhuān)業(yè)學(xué)位)012微米疊柵分柵混合結(jié)梅決閃存儲(chǔ)器浮柵電壓耦合特性研究院系(所)：信息科學(xué)與工程學(xué)院專(zhuān)姓業(yè)：電子與通信工程名：錢(qián)亮指導(dǎo)教師：茹國(guó)平教授完成日期：2006年10月31日中文摘要隨著閃存設(shè)計(jì)思路的不斷進(jìn)步和生產(chǎn)工藝的不斷的更新，如何在小尺寸(O13um或者以下)條件下保證穩(wěn)定的閃存存儲(chǔ)功能和高可靠性成為了技術(shù)發(fā)展的前沿。其中利用浮柵作為存儲(chǔ)單元的閃存，浮

2、柵是最重要的部分，研究浮柵的特性是研究這類(lèi)閃存存儲(chǔ)器的核心。閃存特性的研究中，耦合系數(shù)研究或者說(shuō)浮柵耦合電位的研究是最重要的環(huán)節(jié)，因?yàn)楦篷詈想妷簺Q定了寫(xiě)入和擦除的能力和效率。論文首先研究了一種新型分柵和疊柵混合結(jié)構(gòu)閃存的浮柵特性。在理論上我們將閃存存儲(chǔ)單元的各個(gè)終端(源線，控制柵，字線和襯底)對(duì)浮柵的相對(duì)關(guān)系近似成平板電容和柱面電容，建立一個(gè)理想電容系統(tǒng)模型并得到浮柵耦合系數(shù)的計(jì)算表達(dá)式，之后將各個(gè)終端相對(duì)浮柵的幾何尺寸代入表達(dá)式，計(jì)

3、算得到各個(gè)終端對(duì)浮柵的耦合系數(shù)。為了驗(yàn)證模型的有效性，論文創(chuàng)建了一種浮柵耦合系數(shù)測(cè)試方法，利用MOS的直流傳輸特性，將浮柵的特性反映到輸出端，通過(guò)對(duì)輸出端輸出曲線的分析，我們可以推出各個(gè)控制端對(duì)浮柵的耦合系數(shù)。然后，我們利用創(chuàng)新的測(cè)試方法對(duì)實(shí)際的分柵疊柵混合結(jié)構(gòu)閃存進(jìn)行測(cè)試，測(cè)試結(jié)果很好地吻合了我們的理論模型。通過(guò)耦合系數(shù)研究，初始的新型結(jié)構(gòu)的浮柵耦合特性并不是最優(yōu)化的，并且存在生產(chǎn)工藝不穩(wěn)定，數(shù)據(jù)耐久力差，不利于大規(guī)模量產(chǎn)。針對(duì)這些缺

4、點(diǎn)，在原有基礎(chǔ)上對(duì)存儲(chǔ)單元結(jié)構(gòu)做了改進(jìn)。同樣，論文針對(duì)改進(jìn)型結(jié)構(gòu)也建立了理想電容系統(tǒng)模型，并計(jì)算出改進(jìn)型結(jié)構(gòu)各個(gè)終端對(duì)浮柵的耦合系數(shù)。并用同樣的測(cè)試方法測(cè)試實(shí)際的產(chǎn)品。第一次改進(jìn)由于沒(méi)有考慮源線n阱在不同工藝條件下的擴(kuò)散大小，從而造成第一次改進(jìn)結(jié)構(gòu)的寫(xiě)入效率很低，從我們的耦合系數(shù)測(cè)試中也可以明顯地看到輸出曲線在高電壓情況下發(fā)生形變。第二次改進(jìn)降低了源線n阱的離子注入，這樣的改進(jìn)不僅得到穩(wěn)定的寫(xiě)入和擦除結(jié)果，而且優(yōu)化了寫(xiě)入和擦除的浮柵耦合