基于浮柵MOS管的動(dòng)態(tài)電路研究.pdf

1、如今集成電路的發(fā)展越來(lái)越快，其應(yīng)用也非常廣泛，涉及工業(yè)生產(chǎn)和人們生活的各個(gè)領(lǐng)域。但是隨著芯片的集成度越來(lái)越高，其未來(lái)的發(fā)展也受到了一定的限制。最明顯的就是芯片上晶體管的數(shù)目越來(lái)越多，導(dǎo)致芯片的面積和規(guī)模越來(lái)越大。所以本文采用浮柵MOS器件(FGMOS)來(lái)改善這一問(wèn)題。
　　本次論文首先分析浮柵MOS器件的基本工作原理和其具體的性能、特點(diǎn);然后對(duì)浮柵MOS器件的HSPICE仿真模型進(jìn)行分析與可行性驗(yàn)證;接下來(lái)以開(kāi)關(guān)-信號(hào)理論為指導(dǎo)，

2、詳細(xì)分析了浮柵MOS器件在基本動(dòng)態(tài)門(mén)電路中、增強(qiáng)型動(dòng)態(tài)全加器中以及差分動(dòng)態(tài)全加器中的應(yīng)用?；谝陨系姆治龊蛦l(fā)，提出利用浮柵MOS晶體管實(shí)現(xiàn)復(fù)合布爾函數(shù)和基于動(dòng)態(tài)浮柵MOS管的差分門(mén)電路的設(shè)計(jì)，以及對(duì)基于浮柵MOS管動(dòng)態(tài)異或門(mén)的改進(jìn)和基于浮柵MOS管高速度低噪音全加器的設(shè)計(jì)。
　　在動(dòng)態(tài)電路中，利用浮柵MOS管最明顯的優(yōu)點(diǎn)是可以很方便的減少芯片上晶體管的數(shù)目。本文所設(shè)計(jì)的動(dòng)態(tài)電路全部利用HSPICE仿真工具并采用TSMC0.35u