高壓浮置柵驅動電路設計及關鍵技術研究.pdf

1、功率集成電路作為功率集成領域關鍵的組成部分，一直保持著快速的發(fā)展。高壓浮置柵驅動電路是一種典型功率集成電路，具有體積小、可靠性高、效率高等優(yōu)點，獲得廣泛應用。這類芯片的顯著特征是高低壓集成，不僅要解決控制信號在高低壓電路之間傳遞時所面臨的共模和差模干擾問題，確保其可靠傳輸;也要解決多個信號通道間在寬溫度范圍內的延時不匹配問題，以降低溫度變化對系統工作頻率的影響;還要解決高低壓集成工藝結構在高壓下所面臨的電場過于集中等復雜問題，保證芯片有

2、足夠的隔離耐壓能力。
　　針對600V高壓應用系統的要求，本論文對自舉式高壓浮置柵驅動芯片的電路結構和工藝隔離結構進行了重點研究，提出了新的電平移位電路和低溫漂延時匹配電路，研制了滿足應用要求的高壓器件，設計了新型高低壓隔離結構，完成了BCD(Bipolar-CMOS-DMOS)制備工藝的設計，最后實現了一款600V浮置柵驅動芯片，并進行了應用系統驗證。論文主要創(chuàng)新研究工作如下:
　　(1)提出了一種具有抑制高dV/dt噪聲

3、能力的電平移位電路，相比于使用傳統電平移位電路的芯片，抗dV/dt噪聲能力達到了68V/ns。
　　(2)設計了一種新型低溫漂傳輸延時電路，使得傳輸延時的最大溫度變化率小于0.10ns/K，且高低側延時匹配的溫度系數也明顯降低。
　　(3)基于改進的高壓BCD工藝，提出了一種帶n-“島狀”結構的新型隔離結構，該結構中的n-“島狀”結構能夠有效地防止P阱與高盆耗盡，從而降低高盆和P阱界面的峰值電場。相對于傳統的隔離結構，當漂移

4、區(qū)長度相同時，該隔離結構的擊穿電壓提高了7％。
　　(4)設計了適用于高低壓混合集成電路的兩種SCR(Silicon Controlled Rectifier)ESD(Electro-Static discharge)保護的新結構，并以此建立了浮置柵驅動芯片的全芯片ESD保護網絡，該網絡保證了芯片引腳的抗ESD能力通過HBM(Human Boady Mode)5000V的測試。
　　基于高壓器件及隔離結構的研究成果，改進并完

5、善了一套集成高壓LDMOS(LateralDouble-diffused Metal Oxide Semiconductor)器件、25V LDMOS器件、5V CMOS(ComplementaryMetal Oxide Semiconductor)器件及雙極型晶體管的高壓BCD工藝;基于核心模塊電路的研究，設計了一款高壓浮置柵驅動芯片。該芯片所有靜態(tài)和動態(tài)參數（如拉灌電流為2.5A，最高工作電平為600V，開通延時與關斷延時分別約為1