面向無源RFID標(biāo)簽芯片的非易失存儲(chǔ)器IP核關(guān)鍵技術(shù)研究.pdf

1、作為二十一世紀(jì)十大重要技術(shù)之一的RFID技術(shù)得到了各個(gè)國家許多高科技企業(yè)、科研院所和科研單位的關(guān)注。非易失性存儲(chǔ)器在無源RFID標(biāo)簽芯片中是不可或缺的主要模塊，由于受到成本和功耗的嚴(yán)格限制，對(duì)于可與標(biāo)準(zhǔn)CMOS工藝兼容的非易失性存儲(chǔ)器的研究伴隨著RFID技術(shù)的發(fā)展如雨后春筍般席卷而來，時(shí)至今日，超低功耗、高可靠性、小面積的非易失性存儲(chǔ)器仍然是人們研究的熱點(diǎn)。
　　本文致力于設(shè)計(jì)一款軍用無源射頻識(shí)別標(biāo)簽芯片中的超低功耗非易失性存儲(chǔ)器

2、IP核，通過對(duì)其應(yīng)用背景的研究發(fā)現(xiàn)，該項(xiàng)目具有很好的應(yīng)用前景和重大的研究意義。本文采取由頂層到底層的設(shè)計(jì)思路，首先為了盡可能的降低功耗，在設(shè)計(jì)IP核系統(tǒng)架構(gòu)時(shí)應(yīng)用了字線分割技術(shù)；在設(shè)計(jì)內(nèi)核存儲(chǔ)單元時(shí)論證了EEPROM和FLASH結(jié)構(gòu)難以滿足無源RFID標(biāo)簽芯片在功耗和成本方面要求的原因，完成了單層多晶硅浮柵的非易失存儲(chǔ)單元的設(shè)計(jì)；本文對(duì)存儲(chǔ)器外圍電路中的關(guān)鍵模塊做了詳盡分析，提出一種新的電壓切換方案，解決了傳統(tǒng)的電壓轉(zhuǎn)換過程中高壓受到負(fù)

3、載電容變化影響較嚴(yán)重的問題；優(yōu)化設(shè)計(jì)了高壓切換電路，使其功耗降為傳統(tǒng)的切換電路的1/108；提出一種新型的電荷泵結(jié)構(gòu)，可以有效地提高電荷泵的使用壽命，而且其本征功耗可以控制在489.8nW，其電壓轉(zhuǎn)換效率可以達(dá)到90.28％；應(yīng)用Bootstrap技術(shù)作為時(shí)鐘電壓切換的方案，其功耗為傳統(tǒng)電路的1/7，產(chǎn)生的毛刺也降低了10倍；本文采用一種可校準(zhǔn)的高壓穩(wěn)壓電路，能夠有效保證流片后產(chǎn)生的高壓的準(zhǔn)確性；引用SRAM存儲(chǔ)器擦寫數(shù)據(jù)的原理設(shè)計(jì)了一

4、個(gè)高可靠性的高壓標(biāo)志位產(chǎn)生電路；設(shè)計(jì)了一個(gè)小面積、低功耗的LDO電路，其線性調(diào)整率低至0.03388%，最低電壓差小至0.019251V，溫度系數(shù)小至11.786ppm；提出一種新的靈敏放大器結(jié)構(gòu)，在一個(gè)讀取周期中其平均功耗低至39.9nW，可以有效分辨30nA差別的電流信號(hào)，在對(duì)比的幾個(gè)結(jié)構(gòu)中它的讀取延時(shí)和功耗受位線電容的影響最小，功耗受電源電壓波動(dòng)影響最小，并且該結(jié)構(gòu)電路對(duì)工藝角的變化也不敏感，具有較高的可靠性，可以勝任在軍用無源R