可編程IP核布圖方法研究.pdf

1、現(xiàn)場可編程門陣列(FPGA)是八十年代中期出現(xiàn)的新型可編程邏輯器件.通過編程,可以把一個通用的可編程邏輯器件配置成為用戶需要的硬件數(shù)字電路,從而大大加快電路產(chǎn)品的研發(fā)周期,降低研發(fā)成本,縮短電子產(chǎn)品的上市時間.隨著SoC技術(shù)的進步,可編程片上系統(tǒng)(SoPC)的發(fā)展日益得到人們的重視.在SoC中嵌入"可編程IP核",不僅可以降低開發(fā)SoC的風險,而且其可重配置的靈活能力提供了將同一芯片用到不同應(yīng)用中去的機會,尤其適用于不斷變化和發(fā)展標準的

2、產(chǎn)品開發(fā)中,例如通訊和網(wǎng)絡(luò)芯片產(chǎn)品等,有效地縮短了產(chǎn)品的開發(fā)和上市時間,并降低了產(chǎn)品的升級成本.一套高效的CAD系統(tǒng)是使用可編程IP核的必要條件.和普通可編程邏輯器件的CAD系統(tǒng)不同,由于可編程IP核的供應(yīng)商需要根據(jù)客戶的需要,定制各種規(guī)模、結(jié)構(gòu)不同的IP核,所以可編程IP核的CAD系統(tǒng)處理的對象更加靈活.可編程IP核結(jié)構(gòu)的靈活性,對相應(yīng)的CAD系統(tǒng)提出了新的挑戰(zhàn).該論文提出了一套適用于可編程IP核的布圖系統(tǒng)PRPIC(Placemen

3、t and Routing System forProgrammable IP Core),該系統(tǒng)對可編程IP核的結(jié)構(gòu)進行抽象建模,并根據(jù)該模型生成用于布圖的實際電路的有向資源圖,從而可以靈活地支持規(guī)模、結(jié)構(gòu)不同的可編程IP核.在布圖算法方面,該文也根據(jù)可編程IP核結(jié)構(gòu)和應(yīng)用等方面的特殊性進行了優(yōu)化.該文提出了能夠處理多種布線資源的非線性擁擠度目標函數(shù),能對布局后的線網(wǎng)可布性做更精確的預(yù)測,并利用改進的模擬退火算法來完成硬模塊、軟模塊和