高速數(shù)字視頻接口技術(shù)研究.pdf

1、數(shù)字視頻接口DVI(Digital Visual Interface)是目前數(shù)字平板顯示的主要接口標準,它的核心內(nèi)容就是TMDS(Transition Minimized Differential Signal)——最小變化差分信號。
　　 本文在對DVI接口標準和TMDS電氣傳輸標準協(xié)議深入理解和研究的基礎(chǔ)上,論證了基于TMDS的數(shù)字視頻傳輸和編解碼技術(shù)演示驗證平臺的總體設(shè)計方案。詳細介紹和分析了作為接口核心內(nèi)容的TMDS最小

2、化差分信號的邏輯架構(gòu)、通信協(xié)議的編碼算法、解碼算法。設(shè)計并制作了PCB電路板。根據(jù)DV11.0的規(guī)格要求,分別對編碼和解碼電路進行了研究與設(shè)計。利用VerilogHDL語言編寫IP核實現(xiàn)編碼、解碼。代替TFP510和TFP501作為發(fā)送器和接收器實現(xiàn)視頻數(shù)據(jù)的編碼、解碼及差分傳輸?shù)恼_驗證。
　　 編碼電路是發(fā)送器的一部分,它的功能主要是把8bit的視頻信號和2bit的控制信號編碼成為10bit的信號輸出給串行器。通過硬件描述語

3、言編寫,形成獨立編碼IP核,實現(xiàn)直流平衡,使得編碼輸出中的邏輯“1”和邏輯“0”的個數(shù)盡量保持平衡。
　　 解碼電路是接收器的一部分,它的功能主要是把從發(fā)送器傳過來的10bit的編碼信號解碼出來,解碼出8bit的視頻信號、2bit的控制信號以及1bit的使能信號DE。實現(xiàn)了數(shù)據(jù)信號與控制信號的分離。
　　 最后給出了具體的調(diào)試方法和調(diào)試結(jié)果,并分析了影響高頻信號完整性和電路噪聲的因素。理論分析和實際調(diào)試結(jié)果表明,該實驗電