已閱讀1頁，還剩57頁未讀， 繼續(xù)免費閱讀
版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認領(lǐng)
文檔簡介
1、隨著半導體集成電路向多功能化,小型化的不斷發(fā)展,作為半導體集成電路的發(fā)展演進標志的特征尺寸進一步減小,低介電常數(shù)材料的應(yīng)用將會越來越廣泛。但目前可以使用的低介電常數(shù)材料尚不夠理想,因而低介電材料的使用對集成電路制造和封裝工藝帶來了諸多挑戰(zhàn)。由于低介電常數(shù)材料的脆性,傳統(tǒng)的引線壓焊參數(shù)設(shè)置將會導致焊盤碎裂以及金鋁化合物不良;由于使用低介電常數(shù)材料后,芯片尺寸、壓焊區(qū)域和壓焊間距進一步減小,金線壓焊長度和密度大大增加,這就為壓焊和模塑提出了
2、新的要求;同樣由于低介電常數(shù)材料的應(yīng)用,對封裝體內(nèi)部的熱應(yīng)力的控制也提出了更高的要求。
本文就低介電常數(shù)材料應(yīng)用對集成電路封裝中引線鍵合和模塑工藝方面的問題進行了深入研究。在引線鍵合方面,通過對不同純度金線的選擇、劈刀設(shè)計的優(yōu)化、以及對引線壓焊工藝窗口的研究,找到了可降低焊盤碎裂,金鋁間化合物分層等問題的方法;通過使用反向壓焊來控制線線弧高度和在鄰近線間使用高低線弧來控制線弧以及模塑注塑速度細分化的方法,有效降低了沖線值;
溫馨提示
- 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責。
- 6. 下載文件中如有侵權(quán)或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 低介電常數(shù)介質(zhì)膜對器件封裝工藝的影響和封裝工藝的優(yōu)化.pdf
- 集成電路封裝類型介紹
- 集成電路封裝與測試
- 集成電路封裝形式介紹(圖解)
- 集成電路的ESD防護技術(shù)研究.pdf
- 納米工藝下集成電路的容軟錯誤技術(shù)研究.pdf
- 我國集成電路封裝測試行業(yè)的研究
- 集成電路的容軟錯誤技術(shù)研究.pdf
- 射頻集成電路的ESD防護技術(shù)研究.pdf
- SOI高壓集成電路的隔離技術(shù)研究.pdf
- 厚膜混合集成電路封裝互連材料和工藝研究.pdf
- 低介電常數(shù)FSG膜在深亞微米超大規(guī)模集成電路中的開發(fā)和應(yīng)用.pdf
- CMOS集成電路抗輻射加固工藝技術(shù)研究.pdf
- 低介電常數(shù)材料論文
- 集成電路封裝測試企業(yè)調(diào)研表
- 集成電路工藝總結(jié)
- 模擬集成電路的測試技術(shù)研究.pdf
- 集成電路工藝實驗
- 1集成電路芯片封裝概述
- 集成電路封裝測試廠電氣設(shè)計
評論
0/150
提交評論