基于FPGA的AVS解碼器幀內(nèi)預(yù)測和環(huán)路濾波的研究與設(shè)計.pdf

1、隨著信息技術(shù)和數(shù)字信號處理技術(shù)的發(fā)展，多媒體視頻壓縮技術(shù)的應(yīng)用得到了快速發(fā)展，視頻圖像壓縮技術(shù)也因此收到越來越多的重視。為擺脫對國外標準的依賴，避免H.264等國際標準高昂的專利費用，滿足我國信息產(chǎn)業(yè)發(fā)展的需求，我國自2002年起開始組織相關(guān)企業(yè)和科研機構(gòu)制定我們自己的音視頻壓縮標準AVS。目前AVS已經(jīng)成為音視頻編碼技術(shù)的國家標準，且AVS有著高壓縮率、高壓縮質(zhì)量以及低專利費等優(yōu)勢。論文以AVS中的幀內(nèi)預(yù)測和環(huán)路濾波模塊的FPGA設(shè)計

2、與實現(xiàn)為選題，對于推動我國AVS數(shù)字視頻編解碼標準的應(yīng)用和產(chǎn)業(yè)發(fā)展具有重要的理論意義和實際應(yīng)用價值。
　　 本文先簡要介紹了AVS標準和FPGA的基本知識，之后著重對AVS解碼器的幀內(nèi)預(yù)測模塊和環(huán)路濾波模塊的算法和結(jié)構(gòu)進行了深入的研究和探討。對AVS幀內(nèi)預(yù)測算法進行了優(yōu)化設(shè)計，為提高硬件資源的可重構(gòu)性，降低幀內(nèi)預(yù)測的計算復(fù)雜度，幀內(nèi)預(yù)測模塊中設(shè)計了通用運算單元。設(shè)計中采取有效的控制邏輯，對復(fù)雜的plane模式進行了預(yù)處理。環(huán)路濾

3、波模塊采用5級流水線架構(gòu)，用改進的邊界濾波順序解決流水線沖突問題，用轉(zhuǎn)置模塊實現(xiàn)邊界濾波樣本的行列轉(zhuǎn)置，采用狀態(tài)機進行控制環(huán)路濾波器時序，可以根據(jù)水平濾波、垂直濾波、邊界強度的不同，自動進行處理，從而使得處理過程能夠?qū)崿F(xiàn)自適應(yīng)。
　　 幀內(nèi)預(yù)測模塊和環(huán)路濾波模塊采用自頂向下的設(shè)計方法，劃分了子模塊，提出了實現(xiàn)幀內(nèi)預(yù)測模塊和環(huán)路濾波模塊的硬件架構(gòu)。對以上設(shè)計，采用Verilog HDL語言實現(xiàn)它們的RTL級的設(shè)計，由開發(fā)環(huán)境Qua