基于FPGA實現(xiàn)高速串口通信的電路設(shè)計.pdf_第1頁
已閱讀1頁，還剩56頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認領(lǐng)

文檔簡介

1、隨著計算機技術(shù)和通信技術(shù)的不斷發(fā)展與融合，一方面，計算機與其它終端設(shè)備的性能不斷提高，處理數(shù)據(jù)的速度不斷增大；另一方面，計算機和其它終端設(shè)備之間的通信速度要求越來越高，調(diào)制解調(diào)器處理信號的速度也越來越快。連接終端與調(diào)制解調(diào)器進行串并數(shù)據(jù)格式轉(zhuǎn)換和信號控制的電路是串口通信接口電路。對于普通的串口通信電路，當由于緩存數(shù)據(jù)的容量較小，就會導致在高速的通信系統(tǒng)下，接口電路頻繁向終端發(fā)送中斷請求，這樣就會降低終端設(shè)備處理器的工作效率，同時也降低整

2、個通信系統(tǒng)的速度，不利于實現(xiàn)高速的通信。
　　本論文所涉及的實驗，改進了傳統(tǒng)的串口通信電路緩存容量小的缺點。在計算機或終端設(shè)備與接口電路之間加入FIFO(先入先出)存儲器，用來緩存要存儲的數(shù)據(jù)。由于基于FPGA（現(xiàn)場可編程的邏輯門陣列）的邏輯器件設(shè)計的電路具有低功耗，高性能，設(shè)計方便，可擴展，可重復等優(yōu)點，本實驗對整個電路的設(shè)計都采用FPGA可編程的方式。分別基于FPGA設(shè)計異步高速FIFO存儲器，串口通信接收與發(fā)送電路的各個模塊

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論