32位RISC嵌入式處理器的存儲(chǔ)系統(tǒng)設(shè)計(jì).pdf

1、本課題來源于蘇州國芯科技有限公司所承擔(dān)的項(xiàng)目，該項(xiàng)目是在成熟的32位RISC微處理器C310S的基礎(chǔ)上，通過集成8KB的數(shù)據(jù)指令統(tǒng)一Cache和支持多達(dá)64個(gè)TLB表項(xiàng)的存儲(chǔ)管理單元，來設(shè)計(jì)實(shí)現(xiàn)增強(qiáng)型的微處理器芯片——C340。作者作為項(xiàng)目小組的一員，參與完成了C340的設(shè)計(jì)與驗(yàn)證，負(fù)責(zé)完成了Cache和MMU的設(shè)計(jì)與驗(yàn)證，負(fù)責(zé)完成了C340的可測性設(shè)計(jì)。論文屬工程性研究，其主要工作包括： ·研究分析了C340體系結(jié)構(gòu)。包括C3

2、10s處理器核、存儲(chǔ)架構(gòu)、編程模型、數(shù)據(jù)存放格式、數(shù)據(jù)/控制寄存器、指令類型、尋址方式和異常處理方式等。 ·研究并設(shè)計(jì)實(shí)現(xiàn)了數(shù)據(jù)指令統(tǒng)一Cache。從Cache組織結(jié)構(gòu)入手，對各種Cache操作行為和操作策略進(jìn)行了定義，并在C模型上對C340的Cache進(jìn)行了性能評估。 ·設(shè)計(jì)實(shí)現(xiàn)了存儲(chǔ)管理單元MMU。包括TLB表項(xiàng)結(jié)構(gòu)的設(shè)計(jì)和用于輔助軟件管理的寄存器設(shè)計(jì)，并對TLB查詢和TLB訪問進(jìn)行了定義。 ·研究實(shí)現(xiàn)了Ca

3、che和MMU控制電路的掃描測試設(shè)計(jì)。特別是針對Cache和MMU的控制電路全部采用Latch實(shí)現(xiàn)的測試難點(diǎn)，成功設(shè)計(jì)了LSSD掃描單元，使整個(gè)掃描測試設(shè)計(jì)得以順利完成。 ·對Cache和MMU的功能驗(yàn)證。包括驗(yàn)證計(jì)劃的制定、驗(yàn)證平臺(tái)的搭建和驗(yàn)證方法的實(shí)施。 目前，C340測試樣片已順利流片。該芯片采用的是SMIC.18μm工藝，面積為3.4mm2，內(nèi)核工作電壓為1.8v，I/O電壓為3.3v，工作頻率可達(dá)100MHz，