12位200MS-s高SFDR電流舵DAC設(shè)計(jì).pdf

1、在通信系統(tǒng)中，提高數(shù)據(jù)傳輸速率、增大信號(hào)帶寬已成為發(fā)展趨勢(shì)。由于數(shù)字通信在現(xiàn)代通信系統(tǒng)中的主導(dǎo)地位，數(shù)模轉(zhuǎn)換器(DAC)也成為現(xiàn)代通信系統(tǒng)中一個(gè)不可或缺的重要模塊。與通信系統(tǒng)的發(fā)展趨勢(shì)相一致，高速、寬帶也是DAC設(shè)計(jì)技術(shù)的發(fā)展方向。
　　高速、寬帶要求DAC具有良好的頻域特性，無(wú)雜散動(dòng)態(tài)范圍(SFDR)是衡量DAC頻域特性的主要性能指標(biāo)。應(yīng)用于寬帶通信系統(tǒng)的高速、寬帶 DAC一般采用電流舵型結(jié)構(gòu)。基于這種結(jié)構(gòu)，在全面分析影響電流舵

2、DAC SFDR的因素后，得出一個(gè)結(jié)論：電流源開關(guān)單元輸出阻抗的頻率特性是限制 SFDR的主要因素。針對(duì)這種因素設(shè)計(jì)了高性能的電流源開關(guān)電路以提高SFDR。
　　重點(diǎn)分析了同步鎖存器電路，總結(jié)了同步鎖存器設(shè)計(jì)要點(diǎn)。在傳統(tǒng)的同步鎖存器基礎(chǔ)上，改進(jìn)同步鎖存器結(jié)構(gòu)以提高電流舵DAC的SFDR。設(shè)計(jì)了一個(gè)低溫漂(1ppm/℃)、高電源抑制比(86dB)的帶隙基準(zhǔn)為電流舵DAC提供偏置電壓。
　　12位200MS/s高SFDR電流舵D

3、AC采用SMIC0.18μm CMOS工藝進(jìn)行設(shè)計(jì)、仿真。在1MHz、10MHz、50MHz、100MHz輸入信號(hào)頻率下，信號(hào)失真比(SNDR)分別為74dB、73dB、70dB、67dB；有效位數(shù)分別達(dá)到了12、11.9、11.2以及10.8；SFDR分別為93dB、83dB、71dB、68dB。其中SFDR前仿真結(jié)果好于近幾年國(guó)內(nèi)發(fā)表的同種性能水平論文，實(shí)現(xiàn)了課題中高SFDR的要求。整體電路建立時(shí)間為2ns，功耗為23mW，版圖面積