一種16位20MS-s分段式電流舵結(jié)構(gòu)CMOS D-A轉(zhuǎn)換器的設(shè)計(jì).pdf

1、D/A轉(zhuǎn)換器是連接數(shù)字信號世界和模擬信號世界的一座橋梁，它是現(xiàn)代通信與數(shù)字信號處理系統(tǒng)中不可或缺的一個重要組成部分。隨著 CPU的飛速發(fā)展直接提升了DSP系統(tǒng)的精度和速度，同時也對 D/A轉(zhuǎn)換器的精度和速度提出了更加高的要求，而隨著近些年便攜式掌上設(shè)備的迅猛發(fā)展，又對 D/A轉(zhuǎn)換器提出了更低功耗的要求，所以高精度、高采樣率、低功耗已經(jīng)成為現(xiàn)今和未來 D/A轉(zhuǎn)換器三大重要的研究方向。
　　本論文采用 TSMC0.18μm1P6M C

2、MOS工藝庫設(shè)計(jì)了一款16-bit20MS/s分段式電流舵結(jié)構(gòu) CMOS D/A轉(zhuǎn)換器，其中分段方式采用3-6-7分段，低位3-bit采用二進(jìn)制編碼控制電流源結(jié)構(gòu)，中位6-bit和高位7-bit采用溫度計(jì)編碼控制電流源結(jié)構(gòu)，差分輸出形式，模擬部分供電電壓和數(shù)字部分供電電壓均為1.8V，滿量程輸出模擬電流為17.15mA。
　　為了減小輸出模擬量的毛刺和增大輸出阻抗，單位電流源結(jié)構(gòu)加入了Dummy管結(jié)構(gòu)；為了提高帶隙基準(zhǔn)電壓源的溫度

3、系數(shù)，加入了6-bit分段式電阻可修調(diào)結(jié)構(gòu)；為了降低功耗和提高后期流片測試階段的可測性，加入了外接 Iref端口。
　　利用 Cadence模擬電路設(shè)計(jì)平臺設(shè)計(jì) D/A轉(zhuǎn)換器的整體電路結(jié)構(gòu)，Spectre仿真電路的特性，使用 Matlab數(shù)據(jù)處理可以得到 D/A轉(zhuǎn)換器的靜態(tài)特性參數(shù)值和動態(tài)特性參數(shù)值，最終的版圖繪制利用 Virtuoso完成。利用全“0”到全“1”跳變的階躍信號仿真得到建立時間為41.8ns；利用斜波仿真，可得到靜