一種12位1GHz電流舵D-A轉換器IP核.pdf

1、本文采用中芯國際0.18μm混合信號CMOS工藝庫設計了一種12位分段電流舵結構D/A轉換器IP核。采用5+3+4的分段方式，高五位和中間三位分別采用溫度計碼加權電流源結構，經(jīng)過列譯碼和行譯碼對單位電流源矩陣進行控制；低四位采用二進制加權電流源結構。本文重點研究了時鐘電路模塊和電壓-電流轉換電路模塊。時鐘部分采用了分布式時鐘，驅動能力強、精確度高，并且結構簡單易于實現(xiàn)；電壓-電流轉換電路采用寬擺幅共源共柵結構，為D/A轉換器提供精確恒定

2、的電流源。
　　 在Cadence環(huán)境下采用Spectre、Verilog-A仿真器和Matlab工具在SUN工作站和微機上進行設計和仿真。在負載為50Ω條件下，輸出電壓擺幅為±1V，滿量程電流為20mA，積分非線性誤差小于±0.26LSB，微分非線性誤差小于±0.4LSB，建立時間為1.145ns，SFDR為89.65dB@Fclk=500MHz且Fin=240MHz，76.62dB@Fclk=1GHz且Fin=480MHz。