一種由被測電路自己施加測試矢量的BIST方法研究.pdf

1、集成電路(Integrated Circuit，IC)測試開銷很高的原因，一方面是因為大多數(shù)IC本身就非常復雜；另一方面是由于IC設計人員往往只對lC的功能需求感興趣，沒有對IC的可測性給予足夠的重視。因此，IC生產(chǎn)出來以后常常很難被測試，需要使用十分昂貴的測試儀和很長的測試時間。解決測試問題的一個好辦法是使用可測性設計(Design forTestability，DFT)，即在對IC進行設計的同時就考慮對它的測試問題，使得IC生產(chǎn)出來

2、以后比較容易地被測試。內(nèi)建自測試(Build-In Self-Test，BIST)就是一種重要和常用的可測性設計技術。 BIST方案的關鍵在于測試矢量生成器(Test-Pattern Generator，TPG)的設計。兩種典型的TPG分別是基于線性反饋移位寄存器(Linear Feedback Shift Register，LFSR)的偽隨機TPG和基于只讀存儲器(Read Only Memory，ROM)的儲存式TPG。這兩

3、種方式各有優(yōu)缺點，因此經(jīng)常被結合起來使用。 本文在闡述了數(shù)字電路測試基本理論以及可測性設計的常見策略的基礎上，針對當前BIST方案中存在的問題，提出了一種由被測電路自己施加測試矢量(簡稱TPAC)的BIST方法。該方法適用于組合電路以及全掃描結構下的時序電路。在TPAC中，被測電路不僅僅被看作測試的對象，同時也是一種可利用的資源。通過將被測電路中的一些內(nèi)部節(jié)點“反饋”連接到被測電路的原始輸入端，該方法可以實現(xiàn)由被測電路自己生成并

4、施加測試矢量，從而提高BIST的性能。這種利用反饋進行測試生成的策略也是TPAC方法與其他BIST方法主要的不同之處。 本文詳細說明了TPAC方法的基本思想并介紹了在測試矢量生成，測試施加以及測試響應分析各個測試階段與傳統(tǒng)BIST方法的異同。針對不同的測試矢量集，本文提出了三種不同的TPAC實施策略：完全反饋，分組完全反饋以及一般反饋。此外，為了便于算法實現(xiàn)，本文還給出了TPAC方法的數(shù)學描述。用ISCAS85電路和MinTes