基于fpga的空調(diào)控制畢業(yè)設計畢業(yè)設計論文

1、<p><b>　　第1章 緒論</b></p><p>　　1.1課題的背景和意義</p><p>　　當今社會是數(shù)字化的社會，是數(shù)字集成電路廣泛應用的社會，數(shù)字集成電路本身在不斷地進行更新?lián)Q代。它由早期的電子管、晶體管、小中規(guī)模集成電路，發(fā)展到超大規(guī)模集成電路(VLSIC，幾萬門以上)以及許多具有特定功能的專用集電路。但是，隨著微電子技術的發(fā)展，設計與

2、制造集成電路的任務己不完全由半導體廠商來獨立承擔。系統(tǒng)設計師們更愿意自己設計專用集成電路(ASIC)芯片，而且希望ASIC的設計周期盡可能短，最好是在實驗室里就能設計出合適的ASIC芯片，并且立即投入實際應用之中，因而出現(xiàn)了現(xiàn)場可編程邏輯器件(FPLD)，其中應用最廣泛的當屬現(xiàn)場可編程門陣列(FPGA)和復雜可編程邏輯器件(CPLD)。大規(guī)?？删幊踢壿嬈骷﨏PLD和FPGA是當今應用最廣泛的兩類可編程專用集成電路，電子設計工程師利用它可

3、以在辦公室或?qū)嶒炇依镌O計出所需的專用集成電路，從而大大縮短產(chǎn)品的上市時間，降低了開發(fā)成本。此外，可編程邏輯器件還具有靜態(tài)可重復編程和動態(tài)在系統(tǒng)重構(gòu)的特性，使得硬件的功能可以象軟件一樣通過編程來修改，這樣就極大的提高了電子系統(tǒng)設計的靈活性和通用性。由于具備上述兩方面的特點，CPLD和FPGA受到了世界范圍內(nèi)廣</p><p>　　隨著微電子技術的飛速進步，電子學進入了一個嶄新的時代，其特征是電子技術的應用正以空前規(guī)

4、模和速度滲透到各行各業(yè)。PLD的廣泛應用，為各行業(yè)的電子系統(tǒng)設計工程師自行開發(fā)本行業(yè)專用的ASIC提供了技術和物質(zhì)條件。PLD作為當今電子設計領域應用最廣泛的可編程器件之一，其原因是多方面的，PLD高集成度、可現(xiàn)場修改、開發(fā)周期短等優(yōu)點滿足了從軍用到民用、從高端到低端的大多數(shù)電子設計領域的需求。而可編程邏輯器件從出現(xiàn)至今只有短短二十年的發(fā)展歷史，有很多電子設計工程師以至可編程邏輯器件產(chǎn)品的用戶對這一器件的特性、優(yōu)勢還不是非常了解，部分有

5、經(jīng)驗的設計師依然習慣于用單片機等傳統(tǒng)工具從事電路設計，這樣就影響了電子產(chǎn)品的市場競爭力，也忽略了產(chǎn)品的升級空間。因此，十分有必要對PLD這一族器件進行全面細致的分析研究，從而更好地利用PLD的優(yōu)勢為電子設計服務。</p><p>　　1.2課題的內(nèi)容及方法</p><p>　　本文主要介紹了可編程邏輯器件在數(shù)字系統(tǒng)設計中的應用，本文研究的脈絡是以可編程邏輯器件的主要應用特性為主線，分析可編

6、程邏輯器件應用研究的必要性和現(xiàn)實意義;探討可編程邏輯器件結(jié)構(gòu)特點上以及在數(shù)字系統(tǒng)設計中與傳統(tǒng)電子器件的區(qū)別;比較主要的PLD大公司的產(chǎn)品、設計工具和編程語言，分析各公司產(chǎn)品的優(yōu)勢和不足。同時本文以基于FPGA的空調(diào)溫度控制系統(tǒng)設計為實例，比較形象地展現(xiàn)了可編程邏輯器件在數(shù)字系統(tǒng)設計中的特點和優(yōu)勢。同時也使的對可編程邏輯器件的應用研究具體形象。</p><p><b>　　1.3論文結(jié)構(gòu)安排</b&

7、gt;</p><p>　　本文一共分為七章，各章的內(nèi)容如下：</p><p>　　第一章 介紹了課題研究的背景和意義，以及本課題的主要類容和研究方法。</p><p>　　第二章 對可編程邏輯器件的發(fā)展了歷程、結(jié)構(gòu)、分類、應用前景、發(fā)展新趨勢以及各主要PLD公司的系列產(chǎn)品的特點等做了比較細致的介紹和分析。</p><p>　　第三章

8、對可編程邏輯器件具體的應用實例“基于FPGA的空調(diào)溫度控制系統(tǒng)”做一個方案論證，通過與一個用單片機為核心芯片來進行設計的方案進行比較，使得用可編程邏輯器件來進行系統(tǒng)設計具有的優(yōu)越性直觀并具有很強的說服力。</p><p>　　第四章 對空調(diào)溫度控制系統(tǒng)進行硬件電路的設計。</p><p>　　第五章 進行系統(tǒng)軟件設計，將整個系統(tǒng)分為若干個分模塊來實現(xiàn)所需要的各種功能。</p>

9、;<p>　　第六章 對軟硬件進行系統(tǒng)聯(lián)調(diào)開驗證設計是否合理成功。</p><p>　　第七章 對本次設計進行總結(jié)，并指出其中有待于完善之處。</p><p>　　第2章 可編程邏輯器件</p><p>　　可編程邏輯器件（Programmable Logic Device，PLD）是一類半定制的通用性器件，用戶可以通過對PLD器件進行編程來實現(xiàn)

10、所需的邏輯功能。與專用集成電路ASIC相比，PLD具有靈活性高、設計周期短、成本低、風險小等優(yōu)勢，因而得到了廣泛應用，各項相關技術也迅速發(fā)展起來，PLD目前已經(jīng)成為數(shù)字系統(tǒng)設計的重要硬件基礎。說到PLD的應用就不得不說到EDA技術和VHDL語言，因為PLD的應用是離不開EDA技術和VHDL語言的支持。下面分別對這三個部分進行介紹。</p><p>　　2.1可編程邏輯器件介紹</p><p&g

11、t;　　2.1.1PLD的發(fā)展歷程</p><p>　　從可編程邏輯器件的發(fā)展歷史上看，其主要經(jīng)歷了從PROM、PLA、PAL、EPLD到CPLD和FPGA的發(fā)展過程。它在結(jié)構(gòu)、制造工藝、集成度、邏輯功能、速度和功耗上都有了很大的提高和改進。通常，可編程邏輯器件的發(fā)展歷史如下：</p><p>　　1.20世紀70年代，采用熔絲編程的PROM和PLA器件可以稱作是最早的可編程邏輯器件，它可

12、以根據(jù)用戶的需要寫入響應的信息來完成一次邏輯功能。但由于熔絲燒斷后不能再次接通，因此這時的器件編程是一次性的，寫入后不能修改。</p><p>　　2.20世紀70年代末，MMI公司率先推出了一種新的可編程邏輯器件PAL，他也采用雙極性型工業(yè)制作，熔絲編程方式。從邏輯特性上來看，PAL器件不如PLA器件那樣靈活和方便，但是它成本低、價格便宜、編程方便、編程器也較為便宜，另外它還具有保密位來防止非法讀出，因此在當時

13、獲得廣泛的應用。</p><p>　　3.20世紀80年代初、，Lattice公司推出了一種新型的可編程邏輯器件GAL，它克服了PAL的缺點應用起來更加靈活方便。GAL采用電可擦除的CMOS工藝制作，采用電壓信號可以擦除原來的信息從新進行編程操作。另外，GAL器件的輸出斷口設置了可編程的輸出邏輯宏單元（OLMC），設計人員通過編程可以將OLMC設置成不同的工作狀態(tài)。這樣采用同一型號的GAL器件來實現(xiàn)PAL器件的各

14、種電路輸出工作方式，大大提高了器件的通用性。</p><p>　　4.20世紀80年代中期，Xilinx公司推出了現(xiàn)場可編程的概念。同時生產(chǎn)了世界上的第一片F(xiàn)PGA器件。FPGA的編程方式與PAL和GAL器件大為不同，它不是通過專門的編程器來完成的。通常，它的設計過程是利用一套專用的設計軟件來完成的，最后生成一個用來對FPGA進行編程的文件。一般來說，F(xiàn)PGA的編程信息會存儲在專用的RAM中，這樣上電后外部RAM

15、中的編程 信息將會傳到器件中的靜態(tài)中，從而實現(xiàn)相應功能。同一時期，Altrea公司推出了它的新一代可編程邏輯器件EPLD，它采用UVEPROM和EEPROM工藝制作，同時集成度要比PAL和GAL高的多，其產(chǎn)品多半屬于高密度的可編程邏輯器件。</p><p>　　5.20世紀80年代末，Lattice公司又提出了在系統(tǒng)可編程邏輯技術，同時推出了一系列有在系統(tǒng)可編程能力的CPLD。與EPLD相比，CPLD規(guī)模更大，結(jié)

16、構(gòu)更復雜，能夠完成較為復雜的系統(tǒng)功能設計。</p><p>　　6.20世紀90年代后，可編程邏輯器件進入到飛速發(fā)展的階段。在生產(chǎn)工藝方面，可編程邏輯器件的線寬越來越小，集成門數(shù)越來越大，功耗越來越低；在具體的器件編程方面，EEPROM逐漸取代了UVEPROM工藝，同時FPGA的現(xiàn)場可編程技術和CPLD的在系統(tǒng)可編程技術似的可編程邏輯器件在使用上更加的方便；在測試技術方面，可編程邏輯器件大多數(shù)均可采用邊界掃描測試

17、技術，大大加強了器件、電路板和系統(tǒng)的可測試性；在邏輯功能上，可編程邏輯器件內(nèi)部嵌有微處理器，大大提高了器件的邏輯功能和處理能力。</p><p>　　2.1.2可編程邏輯器件的結(jié)構(gòu)</p><p>　　PLD基本結(jié)構(gòu)：PLD的基本結(jié)構(gòu)如圖所示，由輸入緩沖電路、與陣列、或陣列、輸出緩沖電路等4部分組成。其中與陣列和或陣列是PLD器件的主體，邏輯函數(shù)靠它們實現(xiàn)；輸入緩沖電路主要對輸入尋好進行

18、預處理和提供足夠驅(qū)動力。PLD有多種輸出方式，可以由或陣列直接輸出。也可以通過寄存器輸出，并且可以將輸出信號反饋到與陣列輸入端。新型的PLD則將輸出電路做成宏單元，使用戶可以根據(jù)需要選擇各種靈活的輸出方式。目前使用最廣泛的可編程邏輯器件是CPLD和FPGA。</p><p>　　CPLD：早期的CPLD主要用來代替PAL器件，所以其結(jié)構(gòu)與PAL、GAL基本相同，采用了可編程的與陣列和固定的或陣列結(jié)構(gòu)。在此基礎上增

19、加了一個全局共享的可編程與陣列，把多個宏單元連接起來。另外，I/O控制模板的數(shù)量和功能都有了進一不的提高。目前主要的半導體公司，如Xilinx、AlteraLattice和AMD公司等，雖然在各自生產(chǎn)的高密度PLD產(chǎn)品中都有自己的特點，但總體結(jié)構(gòu)大致相同。大多數(shù)的EPLD、CPLD器件中至少包括3中結(jié)構(gòu)：可編程邏輯宏單元、可編程I/O單元和可編程內(nèi)部連線。CPLD為避免熔絲編程的一次性局限采用浮柵編程技術，包括紫外線擦除、電編程的EPR

20、OM工藝，電擦除、電編程的EEPROM工藝和Flash工藝。</p><p>　　FPGA：各種FPGA在結(jié)構(gòu)上的差異主要反映在可編程邏輯快CLB上，常見的結(jié)構(gòu)主要有查找表結(jié)構(gòu)、多路開關結(jié)構(gòu)和多級與非門結(jié)構(gòu)3種類型。查找表型可編程邏輯快是查找表，由查找表構(gòu)成函數(shù)發(fā)生器，通過查找表來實現(xiàn)邏輯函數(shù)。在多路開關型FPGA中，可編程模塊是可配置的多路開關，利用多路開關的特性對多路的輸入和選擇信號進行配置，接固定電平或輸入

21、信號上，從而實現(xiàn)不同邏輯功能。采用多級與非門結(jié)構(gòu)的器件是Altera 公司的FPGA。Altera 公司的與非門結(jié)構(gòu)基于一個由與門、或和異或門組成的邏輯快。這個基本電路可以用一個觸發(fā)器和一個多路開關來擴充。多路開關選擇組合邏輯輸出、寄存器輸出或鎖存器輸出。異或門用語增強邏輯塊的功能，當異或門輸入端分離時，它的作用相當與或門，可以形成更大的或函數(shù)，用來實現(xiàn)其他的算術功能。FPGA一般由可編程邏輯模塊（CLB）、輸入/輸出模塊、可編程互連資

22、源（IR）和一個用于存放編程數(shù)據(jù)的靜態(tài)存儲器SRAM組成。[7]</p><p>　　在FPGA中，常用的編程工藝有反熔絲和SRAM兩類。反熔絲工藝占用面積小，有利于提高芯片集成度但需要專門的編程器，且只能進行一次性編程。SRAM工藝可重復編程，芯片價格可相應降低，但存在芯片一旦斷電數(shù)據(jù)就會丟失的缺點，在使用時往往需要外附一個PROM或EPROM，從而增加了成本和體積。</p><p>　

23、　2.1.3可編程邏輯器件的分類</p><p>　　隨著微電子技術的發(fā)展，可編程邏輯器件品種越來越多，型號越來越復雜。每種器件有自己的特征，不同器件之間也存在許多共同點。因此了解PLD分類情況，對于正確選用PLD是很重要的。目前PLD尚無嚴格的劃分標準，下面僅從集成度、可編程原理及結(jié)構(gòu)特點三方面對PLD進行簡單的分類。</p><p><b>　　★ 按集成度分：</b&

24、gt;</p><p>　　PLD從集成密度可分為低密度可編程邏輯器件（LDPLD）和高密度可編程邏輯器件（HDPLD）兩類。通常，當PLD中的等效門數(shù)超過500門時，則認為它是高密度。其具體的劃分如下圖：</p><p>　　★ 按可編程原理分類：</p><p>　　從可編程特性上可以將PLD分成一次性編程和重復可編程兩類。一次性可編程的典型產(chǎn)品是PROM、PA

25、L和熔絲型FPGA，其他的可編程產(chǎn)品大多是重復可編程的。一次性可編程器件的優(yōu)點是集成度高、工作頻率而后可靠性高、抗干擾能力強。而重復可編程器件的優(yōu)點是可多次修改設計，特別適用與系統(tǒng)樣機的研制。</p><p>　　可編程邏輯器件的編程信息均存儲在可編程元件中，根據(jù)可編程元件的結(jié)構(gòu)和編程方式，又可分為4類：采用一次性可變成的熔絲或反熔絲元件的可編程器件，采用紫外線擦除、電可編程的EPROM工藝結(jié)構(gòu)的可編程器件，采用

26、電可擦除、電可編程的EEPROM工藝結(jié)構(gòu)的可變成器件，基于靜態(tài)存儲器SRAM結(jié)構(gòu)的器件。</p><p><b>　　★按結(jié)構(gòu)特點分類：</b></p><p>　　目前常用的可編程邏輯器件都是從與陣列、或陣列和門陣列發(fā)展起來的，所以可以從結(jié)構(gòu)上將其分為兩大類。</p><p><b>　　1.陣列型PLD</b><

27、/p><p>　　陣列型PLD的基本結(jié)構(gòu)由與陣列和或陣列組成。簡單PLD（PROM、PLA、PAL和GAL、EPLD、 和CPLD都屬于陣列型PLD。</p><p>　　2.現(xiàn)場可編程門陣列FPGA</p><p>　　FPGA具有門陣列的結(jié)構(gòu)形式，它是由許多可編程邏輯單元（或邏輯功能塊）排成陣列組成的，這些邏輯單元的結(jié)構(gòu)和與陣列、或陣列的結(jié)構(gòu)不同，所以也將FPGA稱

28、為單元型PLD。</p><p>　　2.1.4 可編程邏輯器件的應用</p><p>　　可編程邏輯器件在電子領域的應用主要有兩方面：</p><p>　　1.PLD在ASIC設計中的應用</p><p>　　把一個有專用目的，并具有一定規(guī)模的電路或子統(tǒng)集成化而設計在一芯片上，這就是專用 集成電路ASIC的設計任務，通常ASIC的設計要么采

29、用全定制電路設計方法，要么采用半定制電路設計方法進行檢驗，若不滿足要求，還要重新設計再進行驗證。這樣，不但開發(fā)費用高 ，而且設計開發(fā)周期長，因此設計出的產(chǎn)品性價比不高，顯然，產(chǎn)品沒有市場競爭力，自然 就降低了產(chǎn)品的生命周期，而對于傳統(tǒng)的ASIC設計方法來說，這又是不可避免的。隨著設計方法的不斷完善，不僅需要簡化設計過程，而且，越來越需要降低系統(tǒng)體積和成本 ，提高系統(tǒng)的可靠性，縮短研制周期，于是希望有一種由很多廠家都可提供的，具有一定連線

30、的結(jié)構(gòu)和已封裝好的全功能的標準電路。由于共同性強，用量大，所以成本也不高。這種器件可以由用戶根據(jù)需要自行完成編程設計工作，用某種編程技術自己“燒制”使內(nèi)部電 路結(jié)構(gòu)實現(xiàn)再連接，也就是說用戶既是使用者又是設計者和制造者，這種器件就是PLD，它的引入就形成了半定制電路設計方法的可編程ASIC.目前，HDPLD有兩種用途：一是用于最終產(chǎn)品；一是用于ASIC化的前道工序的開發(fā)試制品。C PLD/FPGA在國際上現(xiàn)已成為很流行的標準化</p

31、><p>　　電子產(chǎn)品的高度集成數(shù)字化是必由之路，我國的電子設計技術經(jīng)過了SSI和MCU階段，現(xiàn)在又 面臨一次新突破即CPLD/FPGA在EDA基礎上的廣泛應用。如果說MCU在邏輯的實現(xiàn)上是無 限的話，那么CPLD/FPGA不但包括了MCU這一特點，而且可觸及硅片電路的物理界限，并兼有串、并行工作方式，高速、高可靠性以及寬口徑適用性等諸多方面的特點。不但如此，隨著 EDA技術的發(fā)展和CPLD/FPGA在深亞微米領域的

32、應用，它們與MCU、MPU、DSP、A/D、D/A、RAM 及ROM等器件間物理與功能界限已日益模糊。特別是軟/硬IP芯核產(chǎn)業(yè)的迅速發(fā)展，嵌入式通用及標準FPGA器件，片上系統(tǒng)（SOC），1999年底已經(jīng)上市。CPLD/FPGA以其不可替代的地位 以及伴隨而來的具有經(jīng)濟特征的IP芯核產(chǎn)業(yè)的崛起，正越來越受到業(yè)內(nèi)人士的觀注。[9] 基于EDA技術的發(fā)展，CPLD/PFGA與其他MCU相比，其優(yōu)點越來越明顯。CPLD/FPGA產(chǎn)品采

33、用先進的JTAG-ISP和在系統(tǒng)配制編程，這種編程方式可輕易地實現(xiàn)紅外線編程、超聲編程或無線編程，或通過電話線遠程編程，編程方式簡便、先進。這些功能在工控</p><p>　　2.1.5可編程器件的前景及趨勢</p><p>　　CPLD/FPGA的設計開發(fā)采用功能強大的EDA工具，通過符合國際標準的硬件描述語言（如VHDL或VERILOG-HDL）來進行電子系統(tǒng)設計和產(chǎn)品開發(fā)，開發(fā)工具的

34、通用性，設計語言的標準化以及設計過程幾乎與所用的CPLD/FPGA器件的硬件結(jié)構(gòu)沒有關系，所以設 計成功的邏輯功能軟件有很好的兼容性和可移植性，開發(fā)周期短；易學易用，開發(fā)便捷。目前PLD/CPLD約占全球市場規(guī)模的6成 ，但今后FPGA的比重將日益增大?？删幊踢壿嬈骷婚_始主要用于通信領域，目前應用已深入網(wǎng)絡、儀器儀表、汽車電子、數(shù)控機床、航天測控設備等方面。它的優(yōu)勢在于縮短開發(fā)生產(chǎn)周期，現(xiàn)場靈活性好 ，適于少量生產(chǎn)，不足之處是價格昂貴

35、，適用于中小批量生產(chǎn)，隨著微細化的進步，芯片面積縮小，價格迅速下降，市場發(fā)展加快，可以預言我國的EDA技術學習和CPLD/FPGA的應用熱潮決不會遜色于過去10年的單片機熱潮。</p><p>　　目前可編程邏輯器件的發(fā)展趨勢主要體現(xiàn)在以下幾點：低密度PLD在一定時間內(nèi)還將存在一定時期；高密度PLD繼續(xù)向更高密度，更大容量邁進； IP內(nèi)核得到進一步發(fā)展。具體體現(xiàn)在：</p><p>　　1

36、.PLD正在由點5V電壓向低電壓3.3V甚至2.5v器件演進，這樣有利于降低功耗。</p><p>　　2.ASCI和PLD出現(xiàn)相互融合。標準邏輯ASIC芯片尺寸小、功能強大、不耗電，但設計復雜，并且有批量要求；而可編程邏輯器件價格較低廉，能在現(xiàn)場進行編程，但它們體積大、 能力有限，而功耗比ASIC大。因此，從市場發(fā)展的情況看FPGA和ASIC正逐步走到一起來，互相融合，取長補短。</p><

37、p>　　3.ASIC和FPGA之間的界限正變得模糊。系統(tǒng)級芯片不僅集成RAM和微處理器，也集成FPGA。隨著ASIC制造商向下發(fā)展和FPGA的向上發(fā)展，在CPLD/FPGA之間正在誕生一種“雜交”產(chǎn)品，以滿足降低成本和盡快上市的要求。</p><p>　　4.價格不斷降低。隨著芯片生產(chǎn)工藝的不斷進步，如深亞微米0.13um工藝已經(jīng)成熟，芯片線寬的不斷減少使芯片的集成度不斷提高。Die（裸片）面積大小是產(chǎn)品價

38、格高低的重要因素，線寬的減小必將大大降低了PLD產(chǎn)品的價格。</p><p>　　5.集成度不斷提高。微細化新工藝的推出以及市場的需要是集成度不斷提高的基礎和動力。許多公司在新技術的推動下，產(chǎn)品集成度迅速提高，尤其是最近幾年的迅速發(fā)展，其集成度已經(jīng)達到了1000萬門，現(xiàn)在有的PLD則達到了幾百萬系統(tǒng)門甚至一千萬系統(tǒng)門。</p><p>　　6.向系統(tǒng)級發(fā)展。集成度的不斷提高使得產(chǎn)品的性能不

39、斷的提高，功能不斷增多。最早的PLD僅僅能夠?qū)崿F(xiàn)一些簡單的邏輯功能，而現(xiàn)在已經(jīng)逐漸把DSP、MCU、存儲器及應用接口等集成到PLD中，使得PLD功能大大增強，并逐漸對準了可編程邏輯器上系統(tǒng)集成SOPC（System On a Programmable Chip）?？梢灶A見未來的一塊電路版上可能只有兩部分電路：模擬部分（包括電源）和一塊PLD芯片，最多還有一些大容量的存儲器。[12]</p><p><b&g

40、t;　　2.2 EDA技術</b></p><p>　　EDA是電子設計自動化（Electronics Design Automatiom）的縮寫。它是隨著集成電路和計算機技術的飛速發(fā)展應運而生的一種高級、快速、有效的電子設計自動化工具。EDA技術經(jīng)歷了三個發(fā)展階段，即：20世紀70年代發(fā)展起來的CAD技術；2 0世紀80年代開始應用的CAE技術；20世紀90年代后期，出現(xiàn)的以硬件描述語言、系統(tǒng)級仿真

41、和綜合技術為特征的EDA技術，這時的EDA工具不僅具有電子系統(tǒng)設計的能力，而且能提供獨立于工藝和廠家的系統(tǒng)級設計能力，具有高級抽象的設計構(gòu)思手段。 </p><p>　　EDA技術是以大規(guī)?？删幊踢壿嬈骷樵O計載體，以硬件描述語言為系統(tǒng)邏輯描述的主要表達方式，以計算機、大規(guī)模可編程邏輯器件的開發(fā)軟件及實驗開發(fā)系統(tǒng)為設計工具，通過有關的開發(fā)軟件，自動完成用軟件的方法設計電子系統(tǒng)到硬件系統(tǒng)的邏輯編譯、邏輯化簡、邏輯分

42、割、邏輯綜合及優(yōu)化、邏輯布局布線、邏輯仿真，直至對于特定目標芯片的適配編譯、邏輯映射、編程下載等工作，最終形成集成電子系統(tǒng)或?qū)Ｓ眉尚酒囊婚T新技術。[13]</p><p>　　EDA技術涉及面廣，內(nèi)容豐富，從教學和實用的角度看，主要有以下四個方面內(nèi)容：(1)大規(guī)?？删幊踢壿嬈骷?；(2)硬件描述語言；(3)軟件開發(fā)工具；(4)實驗開發(fā)系統(tǒng)。其中，大規(guī)模可編程邏輯器件是利用EDA技術進行電子系統(tǒng)設計的載體；硬件描

43、述語言是利用EDA技術進行電子系統(tǒng)設計的主要表達手段；軟件開發(fā)工具是利用EDA技術進行電子系統(tǒng)設計的智能化、自動化設計工具；實驗開發(fā)系統(tǒng)是利用EDA技術進行電子系統(tǒng)設計的下載工具及硬件驗證工具。</p><p>　　EDA工具軟件可大致可分為芯片設計輔助軟件、可編程芯片輔助設計軟件、系統(tǒng)設計輔助軟件等三類。Synopsys、entor GraphicsCadence是EDA工具軟件廠商三巨頭。目前進入我國并具有廣

44、泛影響的EDA軟件是系統(tǒng)設計軟件輔助類和可編程芯片輔助設計軟件：Protel、PSPICE、multiSIM7(原EWB的最新版本)、OrCAD、PCAD、、LSIIogic、MicroSim，ISE，modelsim等等。這些工具都有較強的功能，一般可用于幾個方面，例如很多軟件都可以進行電路設計與仿真，同進還可以進行PCB自動布局布線，可輸出多種網(wǎng)表文件與第三方軟件接口。[14]</p><p>　　2.3 V

45、HDL語言</p><p>　　VHDL的英文全名是Very-High-Speed Integrated Circuit HardwareDescription Language,誕生于1982年。它在80年代的后期出現(xiàn)。最初是由美國國防部開發(fā)出來供美軍用來提高設計的可靠性和縮減開發(fā)周期的一種使用范圍較小的設計語言 。1987年底，VHDL被IEEE和美國國防部確認為標準硬件描述語言 。VHDL主要用于描述數(shù)字系

46、統(tǒng)的結(jié)構(gòu)，行為，功能和接口。除了含有許多具有硬件特征的語句外，VHDL的語言形式和描述風格與句法是十分類似于一般的計算機高級語言。[15]</p><p>　　2.3.1VHDL的特點</p><p>　　應用VHDL進行系統(tǒng)設計，有以下幾方面的特點。</p><p><b>　　1.功能強大</b></p><p>　

47、　VHDL具有功能強大的語言結(jié)構(gòu)。它可以用明確的代碼描述復雜的控制邏輯設計。并且具有多層次的設計描述功能，支持設計庫和可重復使用的元件生成。VHDL是一種設計、仿真和綜合的標準硬件描述語言。</p><p><b>　　2.可移植性</b></p><p>　　VHDL語言是一個標準語言，其設計描述可以為不同的EDA工具支持。它可以從一個仿真工具移植到另一個仿真工具，

48、從一個綜合工具移植到另一個綜合工具，從一個工作平臺移植到另一個工作平臺。此外，通過更換庫再重新綜合很容易移植為ASIC設計。</p><p><b>　　3.獨立性</b></p><p>　　VHDL的硬件描述與具體的工藝技術和硬件結(jié)構(gòu)無關。設計者可以不懂硬件的結(jié)構(gòu)，也不必管最終設計實現(xiàn)的目標器件是什么，而進行獨立的設計。程序設計的硬件目標器件有廣闊的選擇范圍，可以

49、是各系列的CPLD、FPGA及各種門陣列器件。</p><p><b>　　4.可操作性</b></p><p>　　由于VHDL具有類屬描述語句和子程序調(diào)用等功能，對于已完成的設計，在不改變源程序的條件下，只需改變端口類屬參量或函數(shù)，就能輕易地改變設計的規(guī)模和結(jié)構(gòu)。</p><p><b>　　5.靈活性</b><

50、/p><p>　　VHDL最初是作為一種仿真標準格式出現(xiàn)的，有著豐富的仿真語句和庫函數(shù)。使其在任何大系統(tǒng)的設計中，隨時可對設計進行仿真模擬。所以，即使在遠離門級的高層次（即使設計尚未完成時），設計者就能夠?qū)φ麄€工程設計的結(jié)構(gòu)和功能的可行性進行查驗，并做出決策。</p><p>　　2.3.2 VHDL的設計步驟</p><p>　　采用VHDL的系統(tǒng)設計，一般有以下6個

51、步驟。</p><p>　　●要求的功能模塊劃分；</p><p>　　●VHDL的設計描述（設計輸入）；</p><p>　　●代碼仿真模擬（前仿真）；</p><p>　　●計綜合、優(yōu)化和布局布線；</p><p>　　●布局布線后的仿真模擬（后仿真）；</p><p>　　●設計的實現(xiàn)（下

52、載到目標器件）。</p><p>　　2.3.3VHDL描述風格</p><p>　　設計實體的邏輯功能由VHDL的結(jié)構(gòu)體具體描述。用戶可以使用不同程度的語句類型和抽象方式來描述不同程度的設計。例如系統(tǒng)級的、板級的、芯片級的或者模塊級的設計。對于相同的邏輯行為可以有不同的語句表達方式。在VHDL結(jié)構(gòu)體中這種不同的描述方式或者說建模方法，通?？蓺w納為行為（Behavioral）級描述、數(shù)據(jù)流

53、（Dataflow）級描述和結(jié)構(gòu)（Structural）級描述。[16]</p><p>　　第3章 系統(tǒng)及硬件電路設計 </p><p><b>　　3.1

54、空調(diào)技術概述</b></p><p>　　空調(diào)技術發(fā)展的歷史就是由如何滿足社會經(jīng)濟和人民生活對室內(nèi)環(huán)境不斷提高的要求。以及如何最大限度地節(jié)約能耗，開辟新能源利用的歷史。此外?？照{(diào)技術的發(fā)展和各種相關科學技術的發(fā)展息息相關，冶金、化工和各種材料工業(yè)提供的材料日新月異。機械工業(yè)制造出各式各樣的新型冷、熱源設備和五花八門的末端裝置．自動控制理論和技術的進步也改變著空調(diào)系統(tǒng)工作過程的控制與調(diào)節(jié)的方式與方法。&

55、lt;/p><p>　　世界空調(diào)的發(fā)展可分為四個階段。首先是后風扇時代，典型特征是功能僅限制于制冷制熱，技術含量低；接下來是純空調(diào)時代。這個時代的最顯著標志是空調(diào)成為真正意義的空氣調(diào)節(jié)器。不光調(diào)節(jié)空氣的溫度，對空氣的舒適度也進行調(diào)節(jié)；隨著各國政府對空調(diào)的能耗標準提出要求。空調(diào)進入了超空調(diào)時代，其顯著特點是空調(diào)不僅僅是空調(diào)。還能滿足節(jié)能環(huán)保的要求；在以網(wǎng)絡信息代表的2l世紀，作為家電產(chǎn)品的空調(diào)器也必將隨之步入網(wǎng)絡信息時

56、代。為了最大限度地節(jié)約能耗，開辟新能源的利用，同時空調(diào)越來越趨于智能化。總之空調(diào)技術的研究發(fā)展很快，并且開發(fā)出了種類繁多的空調(diào)產(chǎn)品。</p><p>　　3.2方案論證與確定</p><p>　　3.2.1方案的選擇</p><p>　　目前大多數(shù)的的空調(diào)溫度控制系統(tǒng)都采用了以單片機作為控制器的設計，但是隨著可編程邏輯器件的發(fā)展，家用電器的控制部分也越來越多地使用可

57、編程邏輯器件來實現(xiàn)，所以下面提供了以單片機和可編程邏輯器件（FPGA）為核心控制器件的2個方案進行選擇。</p><p>　　方案1：該方案采用的是AT89C51單片機為核心控制器件，用它來處理各個單元電路的工作以及檢測其運行情況。首先通過溫度傳感器對空氣進行溫度采集，將采集的溫度信號作A/D轉(zhuǎn)換，使其模擬信號轉(zhuǎn)變成數(shù)字信號，然后輸給單片機，再由單片機控制顯示，并比較采集的溫度與設定的溫度是否一致，然后驅(qū)動空調(diào)機

58、的加熱或降溫循環(huán)對空氣進行處理，從而模擬實現(xiàn)空調(diào)溫度控制單元的工作情況，本設計中我們采用的是AD590溫度傳感器，通過溫度系統(tǒng)采集電路采集相關溫度數(shù)值，再由AD0809組成的A/D轉(zhuǎn)換電路進行轉(zhuǎn)換，最終的到數(shù)字信號，將其直接輸給單片機，然后由單片機機根據(jù)內(nèi)部程序判斷，執(zhí)行相關控制程序，驅(qū)動個單元電路的工作。其方框圖如下:</p><p>　　方案2：該方案以FPGA為核心控制器件，采用數(shù)字溫度傳感器DS18B20

59、進行溫度采集，將采集到的溫度數(shù)字直接以數(shù)字信號傳輸給FPGA控制器，控制器通過比較采集的溫度和用戶設定的溫度來做出發(fā)送降溫還是加熱的控制信號給空調(diào)機。同時通過FPGA芯片還可以實現(xiàn)定時和控制顯示，使用6個數(shù)碼管將傳感器測量到的溫度，設定的溫度、定時時長都顯示出來。其方框圖如下：</p><p>　　3.2.2方案論證與確定</p><p>　　通過比較兩個方案，方案1采用單片機為核心控制器

60、件，該方案的優(yōu)點是容易控制，系統(tǒng)原理比較簡單，電路可靠，容易實現(xiàn)控制目的。但是該方案中的溫度測量電路，譯碼電路復雜，容易產(chǎn)生誤差和由電路復雜而導致的設備使用壽命低等一系列問題。方案2采用的是以FPGA為核心控制器件，同時溫度傳感器采用的是高精度的數(shù)字溫度傳感器DS18B20，通過該傳感器采集的溫度信息不需要經(jīng)過信號放大和A/D轉(zhuǎn)換直接以數(shù)字信號的形式傳遞給控制芯片，使得電路的連接大大的簡化了，減小了電路復雜所帶來的誤差等問題。而且FPG

61、A芯片所具有的可編程修改的特點以及其強大的邏輯功能都是單片機難以達到的，這樣不但給設計過程中帶來一系列的便利，而且在空調(diào)的功能日趨人性化和智能話的發(fā)展趨勢下，以FPGA為控制器件的設計無疑更加具有市場競爭力。所以同過上面的對兩個方案的比較論證，本次設計采用方案2來實現(xiàn)。</p><p><b>　　3.3硬件電路設計</b></p><p>　　3.3.1硬件整體結(jié)構(gòu)

62、及原理</p><p>　　硬件電路主要包括電源電路、石英晶振、溫度傳感器、FPGA控制器、數(shù)碼管顯示組成。本設計使用的FPGA芯片是Altera公司的ACEX 1K系列的EP1K30TC144-3，溫度傳感器采用高精度數(shù)字溫度傳感器DS18B20。整個硬件的框圖如圖所示。</p><p>　　整個電路的工作原理是由20MHz石英晶振FPGA提供時鐘信號，F(xiàn)PGA芯片所需要的2.5V和3.

63、3V電壓由外部的5V電源通過電源電路獲得。數(shù)字式溫度傳感器DS18B20將采集的溫度信息以數(shù)字信號的形式直接傳遞給FPGA芯片，用戶也可通過按鈕根據(jù)需要自己設定溫度值。采集溫度和設定溫度都送給FPGA控制器，控制器通過對兩個溫度值的比較做出判斷，當測量溫度大于設定溫度時就想空調(diào)的電機發(fā)出制冷的控制信號；當測量溫度小于設定溫度時，則發(fā)出一加熱的控制信號 ；當兩者相等時則不制冷也不加熱。通過執(zhí)行機構(gòu)工作狀態(tài)的轉(zhuǎn)換來達到改變環(huán)境溫度的目的。同

64、時，F(xiàn)PGA還可以對設定溫度進行定時，并將定時的時間、測量溫度和設定溫度的值通過6個數(shù)碼管顯示出來。</p><p>　　3.3.2高精度數(shù)字傳感器DS18B20</p><p>　　3.3.2.1溫度傳感器的介紹</p><p>　　溫度傳感器是一種以一定的精確度把被測量溫度轉(zhuǎn)換為與之有對應關系的便于應用的某些物理量的測量裝置。傳感器是實現(xiàn)自動檢測和自動控制的首要

65、環(huán)節(jié)。如果沒有傳感器對原始參數(shù)進行精確可靠的測量，那么無論是信號轉(zhuǎn)換或信息處理，或者是數(shù)據(jù)的顯示與控制都是不可能實現(xiàn)的。傳感器、壓力傳感器、速本次設計中的所用的就是溫度傳感器。下面介紹傳感器的特性。衡量傳感器靜態(tài)特性的重要特性的重要指標是：線性度、遲滯、重復性、和靈敏度。</p><p>　　●線性度：通常為了方便標定和數(shù)據(jù)處理，要求傳感器的輸出—輸入是線性關系，并能正確無誤地反映被測量的真值，但實際上只有在理想

66、情況下，傳感器的輸出—輸入靜態(tài)特性才呈現(xiàn)直線性。傳感器的靜態(tài)特性是在靜態(tài)標準條件下進行校準（標定）。</p><p>　　●遲滯：遲滯特性表明了傳感器在正（輸入量）反（輸入量減?。┬谐唐陂g輸出—輸入曲線不重合的程度。即對應于同一大小的輸入信號，傳感器正反向行程的輸出信號大小不相等。遲滯反映了傳感器機械部分不可避免的缺陷。</p><p>　　●重復性：重復性表示傳感器在輸入量按同一方向作全

67、量程連續(xù)多次變動時所得特性曲線不一致的程度。特性曲線一致，重復性就好，誤差也小。</p><p>　　●靈敏度：線性傳感器校準線的斜率就是其靜態(tài)靈敏度，非線性傳感器的靈敏度則隨輸入量而變化。</p><p>　　3.3.2.2溫度傳感器的選擇</p><p>　　要求對溫度與溫度相關的參量進行檢測，應該考慮用熱電阻傳感器。按照電阻的性質(zhì)可以分為半導體熱電阻和金屬熱電

68、阻兩大類，前者通常稱為熱敏電阻，后者稱為熱電阻。</p><p>　　方案一：采用熱敏電阻，這種電阻是利用對溫度敏感的半導體材料制成，其電阻隨溫度變化有明顯的改變。負溫度系數(shù)熱敏電阻器通常是由錳，鈷的氧化物燒制成半導體陶瓷制成。其特點是，在工作溫度范圍內(nèi)電阻阻值隨溫度的升高而降低?？蓾M足40~90測試范圍，但熱敏電阻精度,重復性，可靠性較差，不適用與檢測小于1的信號；而且線性度很差，不能直接用于單片機上，應該用硬

69、件或軟件對其進行線性化補償。</p><p>　　方案二：采用溫度傳感器鉑電阻Pt1000.鉑熱電阻的物理化學性能在高溫和氧化性介質(zhì)中很穩(wěn)定，它能用作工業(yè)測溫元件，而此元件線性較好。在0~100時，最大線性偏差小于0.5。鉑熱電阻與溫度的關系是：Rt= (1+At+Btt)；其中Rt是溫度為t攝氏度時的電阻；Ro是溫度為0時的電阻；t為任意溫度值，A，B為溫度系數(shù)。但其成本太貴，不適合做普通設計。</p&g

70、t;<p>　　方案三：采用集成溫度傳感器，如DS18B20智能溫度控制器。單線數(shù)字溫度傳感器DS18B20簡介新的“一線器件”體積更小、適用電壓更寬、更經(jīng)濟，數(shù)字化。一線總線獨特而且經(jīng)濟的特點，使用戶可輕松地組建傳感器網(wǎng)絡，為測量系統(tǒng)的構(gòu)建引入全新概念。DS18B20“一線總線”數(shù)字化溫度傳感器，支持“一線總線”接口，測量溫度范圍為 -55°C~+125°C，現(xiàn)場溫度直接以“一線總線”的數(shù)字方式傳輸，

71、大大提高了系統(tǒng)的抗干擾性。適合于各種環(huán)境的現(xiàn)場溫度測量，如：環(huán)境控制、設備或過程控制、測溫類消費電子產(chǎn)品等。DS18B20可以程序設定9~12位的分辨率，分辨率設定，及可以設定的報警溫度存儲在 EEPROM中，掉電后依然保存。DS18B20使電壓，特性及封裝有更多的選擇，讓我們可以構(gòu)建適合自己的經(jīng)濟的測溫系統(tǒng)。并且應用電路電但便于設計。</p><p>　　方案選擇：選擇方案三。理由：電路簡單可靠，不需要A/D轉(zhuǎn)

72、換直接同F(xiàn)PGA芯片相連。</p><p>　　3.3.2.3 DS18B20數(shù)字溫度傳感器介紹</p><p>　　◆ DS18B20特點：</p><p>　　DS18B20是美國DALLS公司生產(chǎn)的單線數(shù)字溫度傳感器。它具有微型化、低功耗、高性能、抗干攏能力強、易配微處理器等優(yōu)點。特別適合于構(gòu)成多點溫度測控系統(tǒng)?？芍苯訉囟绒D(zhuǎn)化成串行數(shù)字信號供微機處理，而且每

73、片DS18B20都有唯一的產(chǎn)品號并可存入其ROM中。以便在構(gòu)成大型溫度測控系統(tǒng)時在單線上掛接任意多個DS18B20芯片。DS18B20的性能特點如下：</p><p>　　獨特的單線接口引腳進行通信；</p><p>　　多個DS18B20可以并聯(lián)在唯一的三線上，實現(xiàn)多點組網(wǎng)功能；</p><p><b>　　無須外部器件；</b></p

74、><p>　　可以通過數(shù)據(jù)線供電，電壓范圍3.0~5.5V；</p><p><b>　　零待機功耗；</b></p><p>　　溫度以9或12位數(shù)字讀出；</p><p>　　用戶可定義的非易失性溫度報警設置；</p><p>　　報警搜索命令識別并標志超過程序限定溫度（溫度報警條件）的器件；&l

75、t;/p><p>　　負電壓特性，電源極性接反時，溫度計不會因發(fā)熱而燒毀，但不能正常工作。</p><p>　　◆ DS18B20的內(nèi)部結(jié)構(gòu)：</p><p>　　DS18B20有4個主要的數(shù)據(jù)部件：</p><p>　　● 64位激光ROM。64位激光ROM從高位到低位依次為8位CRC、48位序列號和8位家族代碼(28H)組成。</p&g

76、t;<p><b>　　● 溫度靈敏元件。</b></p><p>　　● 非易失性溫度報警觸發(fā)器TH和TL。可通過軟件寫入用戶報警上下限值。</p><p>　　● 配置寄存器。配置寄存器為高速暫存存儲器中的第五個字節(jié)。DS18B20在工作時按此寄存器中的分辨率將溫度轉(zhuǎn)換成相應精度的數(shù)值。</p><p>　　圖3.14 DS1

77、8B20內(nèi)部結(jié)構(gòu)圖</p><p>　　圖3.14所示為DS18B20的內(nèi)部框圖。它主要包括寄生電源、溫度傳感器、64位激光ROM單線接口、存放中間數(shù)據(jù)的高速暫存器（內(nèi)含便箋式RAM），用于存儲用戶設定的溫度上下限值的TH和TL觸發(fā)器存儲與控制邏輯，8位循環(huán)冗余校驗碼（CRC）發(fā)生器等七部分,其測得的溫度數(shù)據(jù)如表所示。當符號位S=0時，表示測得的溫度值為正值，可以直接將二進制位轉(zhuǎn)換為十進制；當符號位S=1時，表示

78、測得的溫度值為負值，要先將補碼變成原碼，再計算十進制值。表3.3是一部分溫度值對應的二進制溫度數(shù)據(jù)。</p><p>　　表3.3 DS18B20溫度數(shù)據(jù)表</p><p>　　◆ DS18B20的芯片結(jié)構(gòu)：</p><p>　　DS18B20采用3腳PR-35封裝或8腳SOIC封裝。管腳排列如圖3.18所示。</p><p>　　圖3.1

79、8 DS18B20管腳排列圖</p><p>　　圖中GND為地。I/O為數(shù)據(jù)輸入/輸出端（即單線總線）。該腳為漏極開路輸出，常態(tài)下呈高電平。VDD是外部+5V電源端。不用時應接地。NC為空腳。DS18B20的供電方式有兩種：一種為寄生電源，另一種為外加電源。用戶也可通過1線端口對DS18B20進行操作，其步驟為：復位--ROM功能命令--存儲器功能命令--執(zhí)行/數(shù)據(jù)。DS18B20的ROM命令有5個，存儲器命令

80、有6個，命令的執(zhí)行都是由復位、多個讀時隙或?qū)憰r隙、基本時序單元組成。在本設計中采用的是DS18B20的3腳封裝形式。</p><p>　　◆ DS18B20的測溫原理</p><p>　　DS18B20的測溫原理如圖3.19所示。圖中低溫度系數(shù)晶振的振蕩頻率受溫度的影響很小，用于產(chǎn)生固定頻率的脈沖信號送給減法計數(shù)器1；高溫度系數(shù)晶振隨溫度變化其振蕩頻率明顯改變，所產(chǎn)生的信號作為減法計數(shù)器2

81、的脈沖輸入。圖中還隱含著記數(shù)門，當記數(shù)門打開時，DS18B20就對低溫度系數(shù)振蕩器產(chǎn)生的時鐘脈沖進行記數(shù)，進而完成溫度測量。記數(shù)門的開啟時間由高溫度系數(shù)振蕩器來決定，每次測量前首先將-55℃所對應的一個基數(shù)分別置入減法計數(shù)器1、溫度寄存器中，減法計數(shù)器1和溫度寄存器被預置在-55℃所對應的一個基數(shù)值。</p><p>　　減法計數(shù)器1對低溫度系數(shù)晶振產(chǎn)生的脈沖信號進行減法記數(shù)，當減法計數(shù)器1的預置值減到0時，溫度

82、寄存器的值將加1，減法計數(shù)器1的預置值將重新被裝入，減法計數(shù)器1重新開始對低溫度系數(shù)晶振產(chǎn)生的脈沖信號進行記數(shù)，如此循環(huán)直到減法計數(shù)器2記數(shù)到0時，停止溫度寄存器值的累加，此時溫度寄存器中的數(shù)值就是所測溫度值。圖3.19中的斜率累加器用語補償和修正測溫過程中的非線形性，其輸出用于修正減法計數(shù)器的預置值，只要記數(shù)門仍未關閉就重復上述過程，直到溫度寄存器值達到被測溫度值。 </p><p>　　圖3.19 DS18B

83、20測溫原理圖</p><p>　　3.3.3控制器芯片介紹</p><p>　　本次設計使用的是Altera公司ACEX 1K系列的EP1K30TC144-3。ACEX 1K是2000年推出的2.5V低價格的SRAM工藝的PLD。</p><p>　　3.3.3.1 ACEX 1K器件的特點</p><p>　　●具有宏功能的增強嵌入式陣列

84、（如實現(xiàn)高效存儲和特殊的邏輯功能）和實現(xiàn)一般功能的邏輯陣列，每個EAB的雙口能力達到16-bit寬，可提供低價的可編程單芯片系統(tǒng)集成。</p><p>　　●高密度：1萬到10萬個典型門，高達49152位內(nèi)部RAM（每個EAB有4096位，這些都可在不降低邏輯能力的情況下使用）。</p><p>　　●系統(tǒng)級特點：多電壓借口支持2.5V、3.3V和5V設備；低功耗；雙向I/O性能達到250

85、MHz；完全支持在33MHz或66MHz下3.3V的PCI局部總線標準；內(nèi)置JTAG邊界掃描測試電路；可在2.5V內(nèi)部電源電壓下工作；通過外部的配制器件、智能控制器或JTAG端口可實現(xiàn)在線重配置。</p><p>　　●靈活的內(nèi)部連線：快速、可預測聯(lián)縣延時的快速通道；實現(xiàn)算術功能（諸如快速加法器、計數(shù)器和比較器）的專用進位鏈；實現(xiàn)高速、多扇入功能的專用級聯(lián)鏈；實現(xiàn)內(nèi)部總線的三態(tài)模擬；多達6個全局時鐘信號和4個全局

86、清除信號。</p><p>　　●強大的I/O引腳：每個引腳都有一個獨立的三態(tài)輸入、勢能控制和漏極開路配置選項；可編程輸出電壓的擺率控制可以減小開關噪聲。</p><p>　　3.3.3.2 ACEX 1K功能描述</p><p>　　每個ACEX 1K器件包含一個實現(xiàn)存儲及特殊邏輯功能的增強型嵌入式陣列和一個實現(xiàn)一般邏輯功能的邏輯陣列。</p>&l

87、t;p>　?。?）嵌入式陣列由一系列的EAB組成，當實現(xiàn)存儲功能時，每個EAB提供4096位；當實現(xiàn)邏輯功能時，每個EAB可以提供100至600個門。EAB可以獨立使用，也可以多個EAB結(jié)合起來實現(xiàn)更強的功能。</p><p>　?。?）邏輯正列由邏輯塊（LABs）組成。每個LAB包含8個邏輯單元（LE）和一個局部互聯(lián)。一個LE由一個4輸入LUT、一個可編程觸發(fā)器和為實現(xiàn)進位及級聯(lián)功能的專用信號路徑組成。8

88、個LE可實現(xiàn)中規(guī)模的邏輯塊，如八位計數(shù)器、地趾解碼器和狀態(tài)機，也可以跨LAB進行結(jié)合以實現(xiàn)更大的功能塊。每個LAB代表大概96個可用邏輯門。</p><p>　?。?）ACEX 1K器件的內(nèi)部的信號連接是通過快速通道互連布線結(jié)構(gòu)實現(xiàn)的，快速通道是遍布整個器件長、寬的一系列快速、連續(xù)的水平和垂直的通道。</p><p>　　（4）整個I/O引腳由I/O單元（IOE）驅(qū)動。IOE位于快速通道互

89、聯(lián)結(jié)構(gòu)的行和列的末端，每個IOE包含一個雙向I/O緩沖器和一個可驅(qū)動輸入信號、輸出信號或雙向信號的輸出寄存器或輸入寄存器。IOE還具有許多特性，比如JTAG編程支持、擺率控制、三態(tài)緩沖和漏極開路輸出。</p><p><b>　　4.4 電源電路</b></p><p>　　EP1K30TC144-3芯片所需的2.5V和3.3V電源由外部的5V丟按壓經(jīng)過電源電路獲的，

90、電源電路如圖所示。</p><p>　　3.3.4 LED顯示電路</p><p>　　發(fā)光二極管LED是能將電信號轉(zhuǎn)換成光信號的發(fā)光器件，7段LED數(shù)碼管則是在一定形狀的絕緣材料上，利用單只LED組合排列成的“8”字型，分別引出它們的電極，點亮相應的筆段來顯示出0-9的數(shù)字。發(fā)光二極管LED是能將電信號轉(zhuǎn)換成光信號的發(fā)光器件，7段LED數(shù)碼管則是在一定形狀的絕緣材料上，利用單只LED組合

91、排列成的“8”字型，分別引出它們的電極，點亮相應的筆段來顯示出0-9的數(shù)字。LED數(shù)碼管根據(jù)LED的接法不同分為共陰和共陽兩類，將多只LED的陰極連在一起即為共陰式，而將多只LED的陽極連在一起即為共陽式。它們的發(fā)光原理是一樣的，只是電源極性不同。以共陰式為例，若把陰極接地，在相應段的陽極接上正電源，該段即會發(fā)光。</p><p>　　LED的顯示方式分為靜態(tài)顯示和動態(tài)顯示。所謂LED靜態(tài)驅(qū)動：靜態(tài)驅(qū)動是指每個數(shù)

92、碼管的每一個段碼都由一個單片機的I/O端口進行驅(qū)動，或者使用如BCD碼二-十進制譯碼器譯碼進行驅(qū)動：其點亮和關閉有該I/O口來對其控制，互不干涉，對I/O驅(qū)動能力弱的MCU，必須增加外部驅(qū)動芯片或三極管等器件。此種設計一般應用在單個LED的驅(qū)動或LED數(shù)量較少，且所選的MCUIO比較充裕的情況下。由于每一個LED均有獨立的I/O口控制，因此優(yōu)點是軟件編程簡單，顯示亮度高，缺點是占用I/O端口多，如驅(qū)動5個數(shù)碼管靜態(tài)顯示則需要5×

93、;8＝40根I/O端口來驅(qū)動，實際應用時必須增加譯碼驅(qū)動器進行驅(qū)動，增加了硬件電路的復雜性。</p><p>　　LED的動態(tài)顯示方式: 數(shù)碼管動態(tài)顯示接口是單片機中應用最為廣泛的一種顯示方式之一，動態(tài)驅(qū)動是將所有數(shù)碼管的8個顯示筆劃"a,b,c,d,e,f,g, dp"的同名端連在一起，另外為每個數(shù)碼管的公共極增加位選通控制電路，位選通由各自獨立的I/O線控制，當單片機輸出字形碼時，所有數(shù)碼

94、管都接收 到相同的字形碼，但究竟是那個數(shù)碼管會顯示出字形，取決于單片機對位選通端電路的控制，所以我們只要將需要顯示的數(shù)碼管的選通控制打開，該位就顯示出字形，沒有選通的數(shù)碼管就不會亮。通過分時輪流控制各個數(shù)碼管的公共極，就使各個數(shù)碼管輪流受控顯示，這就是動態(tài)驅(qū)動。在輪流顯示過程中，每位數(shù)碼管的點亮時間為1～2ms，由于人的視覺暫留現(xiàn)象及發(fā)光二極管的余輝效應，盡管實際上各位數(shù)碼管并非同時點亮，但只要掃描的速度足夠快，給人的印象就是一 組穩(wěn)定

95、的顯示數(shù)據(jù)，不會有閃爍感，動態(tài)顯示的效果和靜態(tài)顯示是一樣的，卻能夠節(jié)省大量的I/O端口，而且功耗更低。</p><p>　　通過對兩種顯示方式的介紹和比較可以看出，在LED數(shù)量較少或者控制器件的I/O斷口完全夠用的情況下可以選擇靜態(tài)顯示方式；反之則選擇動態(tài)顯示方式才能夠滿足設計需要。因為本次設計的系統(tǒng)對I/O端口的要求不高，所以可以選擇靜態(tài)顯示方式以減小設計的復雜程度。</p><p>&

96、lt;b>　　3.3.5電源電路</b></p><p>　　EP1K30TC144-3芯片所需的2.5V和3.3V電源電壓由外部的5V電壓經(jīng)過電源電路獲得，電源電路如圖所示</p><p>　　第4章 系統(tǒng)軟件設計</p><p><b>　　4.1溫度調(diào)節(jié)模塊</b></p><p>　　溫度調(diào)節(jié)

97、模塊的功能是根據(jù)生活需要對室內(nèi)溫度進行設定。本設計基于空調(diào)使用中的一般性，設定的溫度調(diào)節(jié)范圍為16℃～30℃，溫度調(diào)節(jié)的最小單位為1℃。</p><p><b>　　調(diào)節(jié)模塊電路符號</b></p><p><b>　　1)端口說明</b></p><p>　　● Clk為工作時鐘；</p><p>

98、;　　● Rise為升溫按鍵；高電平有效，低電平無效。</p><p>　　● Down為降溫按鍵；高電平有效，低電平無效。</p><p>　　● Res為復位；高電平復位。低電平時計數(shù)器在時鐘下進行加減工作。</p><p>　　● Dout為輸出設定溫度值。</p><p><b>　　2）原理分析</b><

99、/p><p>　　該模塊的默認起始溫度為22℃，當復位信號的上升沿到來的時候溫度回到22℃。當檢測到clk的上升沿到來且rise信號為高電平、同時此時的設定溫度小于30℃時，溫度輸出信號dout+1，并將該溫度值輸出給控制模塊和顯示模塊。同理當檢測到clk的上升沿到來且down信號為高電平、同時此時的設定溫度大于16℃時，溫度輸出信號dout-1并將值輸出給控制和顯示模塊。該模塊設定的溫度調(diào)節(jié)范圍為16℃～30℃，當

100、超過這個范圍進行調(diào)節(jié)的話空調(diào)會自動默認恢復到22℃。</p><p>　　3）調(diào)節(jié)模塊的時序仿真波形如圖所示：</p><p>　　溫度調(diào)節(jié)模塊時序仿真波形圖</p><p><b>　　5.2定時模塊</b></p><p>　　定時模塊的功能是對空調(diào)的設定溫度時間進行控制管理，利用計數(shù)器來實現(xiàn)定時功能，這里的定時有4

101、個檔可以選擇，分別是0.5小時、1.0小時、1.5小時、2小時。通過KEY鍵可以設定定時長度，每按一次可以增加0.5個小時。最后通過一個4路選擇器將選定的定時長度送給控制模塊和顯示模塊。其模塊圖如下：</p><p><b>　　端口說明</b></p><p>　　key: 時間調(diào)節(jié)按鍵信號；</p><p>　　clk: 時鐘信號；<

102、/p><p>　　ena,enb,enc,end: 計數(shù)器使能信號，高電平時該計數(shù)器進行計數(shù)；</p><p>　　a,b,c,d: 4路選擇器的數(shù)據(jù)源；</p><p>　　y: 定時選擇輸出信號；</p><p>　　led: 定時顯示驅(qū)動信號，傳遞給后面的顯示模塊進行設定時間的顯示；</p><p><b>

103、;　　原理分析</b></p><p>　　該模塊分兩部分來實現(xiàn)，前一部分是4個不同檔位的計數(shù)器，然后在通過一4路選擇器進行選擇。我們以0.5小時計數(shù)器為例來進行說明，其他時長的計數(shù)器原理都一樣的。計數(shù)器的使能信號為高電平時該計數(shù)器進行計數(shù)操作，每次當clk的上升沿到來的時候計數(shù)器加1，當計數(shù)器計數(shù)到1799時計數(shù)器清零，輸出信號c1為低電平；當計數(shù)小于1799時c1為高電平。</p>

104、<p>　　后一部分為4路選擇器，4個輸入信號源c1、c2、c3、c4通過兩位地址碼sel來選擇。當sel為“00”時選擇c1; 當sel為“01”時選擇c2; 當sel為“10”時選擇c3; 當sel為“11”時選擇c4。然后將定時值送給控制模塊和顯示模塊。</p><p><b>　　5.3控制模塊</b></p><p>　　控制模塊是整個系統(tǒng)軟件設計

105、的重點，該模塊要對各種信息進行處理和控制。包括對采集溫度和設定進行比較判斷，然后給空調(diào)的執(zhí)行機構(gòu)發(fā)出命令控制其工作狀態(tài)的轉(zhuǎn)換（制冷還是加熱），同時還要對定時進行管理和控制。</p><p><b>　　1)端口說明</b></p><p>　　● clk：時鐘信號。</p><p>　　●en：使能信號，高電平有效，此信號接定時器的輸出，定時器