版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)
文檔簡介
1、一位全加器的設(shè)計一位全加器的設(shè)計1、實驗要求實驗要求(1)用原理圖輸入設(shè)計方法或者硬件描述語言設(shè)計方法皆可(2)如果是原理圖,把圖貼出來,如果是代碼,附上代碼(3)寫清楚設(shè)計過程(4)用仿真波形說明全加器功能正確2、實驗?zāi)康膶嶒災(zāi)康?、學(xué)會在仿真平臺上進行設(shè)計實驗驗證及時序仿真。2、進一步熟悉利用quartusⅡ進行電路系統(tǒng)設(shè)計的一般流程。3、掌握1位全加器原理圖輸入設(shè)計的基本方法及過程。4、進一步提高學(xué)生運用所掌握的數(shù)字電子電路的分析
2、方法與分析實際電路的基本技能,并了解基本邏輯單元電路在生活中的應(yīng)用。三、實驗原理三、實驗原理全加器是一個能對兩個一位二進制數(shù)及來自低位的“進位”進行相加,產(chǎn)生本位“和”及向高位“進位”的邏輯電路。該電路有3個輸入變量,分別是2個加數(shù)A、B及1個低進位Cin,兩個輸出變量,分別是本位S和向高進位Co。用原理圖輸入法構(gòu)造一位全加器,并進行時序仿真。1、全加器真值表分析:輸入A輸入B輸入Cin輸出S輸出Co000000011001010011
3、0110010101011100111111由真值表寫邏輯函數(shù)表達式S=A⊕B⊕CinCo=ACinBCinAB畫原理圖時,用到2個異或門,3個二端口與門,一個三端口或門。2、設(shè)計原理圖:能力的重要環(huán)節(jié),是對學(xué)生實際工作能力的具體訓(xùn)練和考察過程。通過本次課程設(shè)計,不僅鞏固了我在數(shù)字電子技術(shù)基礎(chǔ)中所學(xué)過的知識,還掌握了QuartusⅡ的一些基本運用方法,收獲良多。此次我初次接觸課程設(shè)計,過程還不夠完善,其中的不足還望諒解指正。參考文獻:參
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- eda課程設(shè)計----一位全加器的設(shè)計
- 用門電路設(shè)計一位的全加器
- 實驗一--一位全加器的原理圖設(shè)計
- 實驗一--1位全加器電路設(shè)計
- 基于fpga的一位全加器與約翰遜計數(shù)器實驗報告
- 基于fpga的一位全加器與約翰遜計數(shù)器實驗報告
- verilog語言編寫8位全加器
- 公平的對待每一位學(xué)生【用心對待每一位學(xué)生】
- 公平的對待每一位學(xué)生【用心對待每一位學(xué)生】
- 一位好心的阿姨
- 有這樣一位媽媽
- 一位法官的心路報告
- 一位陌生的商人作文
- 數(shù)字邏輯_4位全加器課程設(shè)計
- 用心呵護每一位孩子
- 一位建筑女工的自述
- 一位普通園丁的故事
- 一位哮喘媽媽按摩經(jīng)驗
- 一位礦工的安全情結(jié)
- 一位戲劇人的匠心
評論
0/150
提交評論