已閱讀1頁,還剩4頁未讀, 繼續(xù)免費閱讀
版權說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權,請進行舉報或認領
文檔簡介
1、Verilog實驗報告——8位全加器18位全加器一、實驗目的用verilog語言編寫一個8位全加器,并在modelsim軟件上進行仿真。二、代碼1、源代碼:moduleadd8(sumcoutin1in2cin)input[7:0]in1in2inputcinoutput[7:0]sumoutputcoutassigncoutsum=in1in2cinendmodule2、激勵:`timescale1ns100psmoduleadd8_
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
- 4. 未經(jīng)權益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
- 6. 下載文件中如有侵權或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 數(shù)字電路時鐘設計verilog語言編寫--
- 一位全加器
- 8路搶答器verilog語言程序
- 硬件實驗設計課程--8位全加器的設計與實現(xiàn)
- 用verilog編寫fpga的vga顯示
- 實驗一--1位全加器電路設計
- 數(shù)字邏輯_4位全加器課程設計
- eda課程設計----一位全加器的設計
- 用門電路設計一位的全加器
- 基于fpga的4位全加器實驗說明書
- 4位MCU VERILOG軟核設計.pdf
- 課程設計---4位二進制全加器全減器
- 實驗一--一位全加器的原理圖設計
- verilog硬件描述語言課程設計
- 基于Verilog語言的DDS設計與仿真.pdf
- 數(shù)獨游戲-c語言編寫
- 基于verilog語言的出租車計費器
- eda課設論文出租車計費系統(tǒng)verilog語言
- quartusii操作入門——全加器設計
- c語言位操作
評論
0/150
提交評論