已閱讀1頁，還剩21頁未讀， 繼續(xù)免費閱讀
版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進(jìn)行舉報或認(rèn)領(lǐng)
文檔簡介
1、1實驗一實驗一1位全加器電路的設(shè)計位全加器電路的設(shè)計一、實驗?zāi)康囊?、實驗?zāi)康?、學(xué)會利用QuartusⅡ軟件的原理圖輸入方法設(shè)計簡單的邏輯電路；2、熟悉利用QuartusⅡ軟件對設(shè)計電路進(jìn)行仿真的方法；3、理解層次化的設(shè)計方法。二、實驗內(nèi)容二、實驗內(nèi)容1、用原理圖輸入方法設(shè)計完成一個半加器電路。并進(jìn)行編譯與仿真。2、設(shè)計一個由半加器構(gòu)成1位全加器的原理圖電路，并進(jìn)行編譯與仿真。3、設(shè)計一個由1位全加器構(gòu)成4位加法器的原理圖電路，并進(jìn)行編
2、譯與仿真。三、實驗步驟三、實驗步驟1.使用使用Quartus建立工程項目建立工程項目從【開始】【程序】【ALtera】【QuartusII6.0】打開Quartus軟件，界面如圖11示。圖11Quartus軟件界面軟件界面在圖11中從【File】【NewProjectWizard...】新建工程項目，出現(xiàn)新建項目向?qū)ewProjectWizard對話框如圖12所示。該對話框說明新建工程應(yīng)該完成的3圖13新建工程目錄、項目名、頂層實體名
溫馨提示
- 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 用門電路設(shè)計一位的全加器
- 一位全加器
- 實驗一--一位全加器的原理圖設(shè)計
- eda課程設(shè)計----一位全加器的設(shè)計
- 硬件實驗設(shè)計課程--8位全加器的設(shè)計與實現(xiàn)
- 電路設(shè)計問題一
- 一種有效的反激鉗位電路設(shè)計方法
- 一種有效的反激鉗位電路設(shè)計方法
- 基于fpga的4位全加器實驗說明書
- 九位密碼鎖電路設(shè)計報告
- 一種有效的反激鉗位電路設(shè)計方法
- a1包、集成電路設(shè)計軟件（一）
- 10位Pipeline ADC電路設(shè)計與研究.pdf
- 數(shù)字邏輯_4位全加器課程設(shè)計
- 實驗七 組合邏輯電路設(shè)計
- 8位高速DAC集成電路設(shè)計.pdf
- 電路設(shè)計基礎(chǔ)知識(一)
- 電路設(shè)計基礎(chǔ)知識(一)
- 集成式高性能低功耗Quasi-Pseudo-NMOS-DT-CPL-TG全加器電路設(shè)計.pdf
- 12位高速DAC集成電路設(shè)計研究.pdf
評論
0/150
提交評論