集成答案

1、第2章1畫出雙極晶體管的兩種工作狀態(tài)2用EM模型來分析三層兩結(jié)結(jié)構(gòu)晶體管的電流電壓關(guān)系3集成雙極晶體管的無源寄生效應(yīng)在實際的集成晶體管中存在著電荷存儲效應(yīng)CjCd和從晶體管有效基區(qū)到晶體管各引出端之間的歐姆體電阻，它們會對晶體管的工作產(chǎn)生影響，稱為無源寄生效應(yīng)4橫向pnp管的寄生影響5襯底pnp管的特點1.縱向結(jié)構(gòu)2.襯底電位固定3.不能加n埋層，最好增加p埋層4.無有源寄生5.基區(qū)(外延層)上最好覆蓋n擴(kuò)散層另一種答案：另一種答案：(

2、1)襯底PNP管的集電區(qū)是整個電路的公用襯底，在直流應(yīng)用時接最負(fù)電位，交流應(yīng)用時接地電平。所以只能用作集電極接最負(fù)電位的射極跟隨器。（2）其晶體管發(fā)生在縱向，所以又稱縱向PNP管。其臨界電流Icr比橫向PNP管的大。（3）因為襯底作為集電區(qū)，所以不存在有源寄生效應(yīng)，故可以不用埋層。（4）基區(qū)電阻大，特別是外基區(qū)電阻大。減小外基區(qū)電阻的方法就是將B、E結(jié)短接。B、E結(jié)短接的好處還有：可減小自偏置效應(yīng)；有助于減小表面復(fù)合的影響。（5）襯底P

3、NP管的集電極串聯(lián)電阻和集電結(jié)電容較大。6集成電路中常用的的結(jié)構(gòu)7SBD和一般的二極管的區(qū)別（1）SBD的反向飽和電流IDS大，約高25個數(shù)量級、（2）SBD的正向?qū)▔航礦th小，約為0.45V，一般PN結(jié)的約為0.60.7V。（3）正向溫度系數(shù)不同。SBD的溫度系數(shù)小，約為1.4mV℃一般PN結(jié)的溫度系數(shù)大，約為（1.6~2.0）mV℃（4）小注入時，SBD是多子導(dǎo)電器件，所以沒有PN結(jié)的少子存儲問題，響應(yīng)速度快。8場區(qū)寄生MOSF

4、ET的結(jié)構(gòu)及降低其影響的方法1.加厚場氧化層厚度（采用等平面工藝，減小表面臺階）2.采用場區(qū)注入與襯底同型的雜質(zhì)，提高襯底表面濃度3.控制有源區(qū)間距9產(chǎn)生自鎖的三個基本條件(1)外界因素使兩個寄生三極管的EB結(jié)處于正向偏置（2）兩個寄生三極管的電流放大倍數(shù)βnpnβpnp1（3）電源所提供的最大電流大于寄生可控硅導(dǎo)通所需要的維持電流Ih10消除自鎖現(xiàn)象的幾種措施版圖設(shè)計：（1）減小RS和RW：均勻且充分設(shè)計阱和襯底的電源和地的歐姆接觸，

5、并用金屬線連接，必要時采用環(huán)結(jié)構(gòu)（2）減小βnpn和βpnp：加大MOS管源漏區(qū)距阱邊界的距離，必要時采用偽收集極結(jié)構(gòu)。工藝、測試、應(yīng)用：（1）增加阱的結(jié)深（2）采用外延襯底（3）采用外延襯底時，同時可采用埋層方法，增加阱的結(jié)深，形成減速場。（4）電源退耦，穩(wěn)定電源（5）輸入信號不能過高（6）負(fù)載電容不易過大（7）電源限流第3章1集成電阻器和電容器的缺點2集成電阻器的分類基區(qū)擴(kuò)散電阻（雙極型電路中使用最多的電阻）發(fā)射區(qū)擴(kuò)散電阻、埋層擴(kuò)散

6、電阻（低阻類電阻）基區(qū)溝道電阻、外延層電阻（高阻類電阻）離子注入電阻（高精度電阻）多晶硅電阻、MOS電阻（MOS電路中的其他電阻器）其他常用（1）常規(guī)多晶電阻，高阻多晶電阻；（2）N（或P）有源區(qū)第7章1什么是有比反相器和無比反相器？有比反相器有比反相器：在輸出低電平時，驅(qū)動管和負(fù)載管同時導(dǎo)通，其輸出低電平由驅(qū)動管的導(dǎo)通電阻Ron和負(fù)載管的等效電阻Rel的分壓決定，為了保持足夠低的低電平，兩個等效電阻應(yīng)保持一定的比值無比反相器無比反相器

7、：在輸出低電平時，只有驅(qū)動管導(dǎo)通，負(fù)載管是截止的，在理想情況下，其輸出低電平等于零2耗盡型負(fù)載反相器的工作原理分析3噪聲容限的定義和分類噪聲容限是與輸入輸出電壓特性密切相關(guān)的參數(shù)噪聲容限包括：低噪聲容限NML和高噪聲容限NMH4COMS反相器中功耗的組成靜態(tài)功耗靜態(tài)功耗，即反向漏電流造成的功耗Pd動態(tài)功耗動態(tài)功耗：Ps，（1）開關(guān)的瞬態(tài)電流造成的功耗Pa（2）負(fù)載電容的充電和放電造成的功耗Pt5按比例縮小理論及分類縮小器件的尺寸可以減小

8、溝道長度L和寄生電容，從而改善集成電路的性能和集成度。MOS器件縮小尺寸后，會引入短溝道和窄溝道效應(yīng)。稱為“恒定電場理論”，簡稱CE理論。分類：恒定電源電壓理論（CV理論）和準(zhǔn)恒定電壓理論（QCV理論）。6課后題7.2第89章1用NMOS組合邏輯，CMOS互補(bǔ)邏輯；偽NMOS邏輯，鐘控CMOS邏輯，CMOS多米諾邏輯和傳輸門邏輯實現(xiàn)某一邏輯關(guān)系式的電路連接2課后題8.3第10章1ROM存儲器的分類掩膜編程掩膜編程ROM現(xiàn)場可編程現(xiàn)場可編

9、程ROM：1PROM(可編程ROM)2EPROM(可擦出可編程ROM)3EEPROM（電可擦除可編程ROM）2RAM存儲器的分類（1）SRAM（靜態(tài)隨機(jī)存取存儲器）（2）DRAM（動態(tài)隨機(jī)存取存儲器）其中又分為SDRAM（同步動態(tài)隨機(jī)存儲器）DDDRAM（雙倍數(shù)據(jù)速率動態(tài)隨機(jī)存儲器（3）PSRAM（偽靜態(tài)隨機(jī)存取存儲器）3EPROM中FAMOS和SIMOS的區(qū)別和聯(lián)系第17，20章1正向（逆向）設(shè)計的定義及設(shè)計流程正向設(shè)計正向設(shè)計是指由

10、電路指標(biāo)，功能開發(fā)，進(jìn)行邏輯設(shè)計（子系統(tǒng)設(shè)計），再由邏輯圖進(jìn)行電路設(shè)計，最后由電路進(jìn)行版圖設(shè)計，同時還要進(jìn)行工藝設(shè)計。設(shè)計流程設(shè)計流程：（1）根據(jù)功能要求進(jìn)行系統(tǒng)設(shè)計（畫出框圖）（2）劃分成子系統(tǒng)（功能塊）進(jìn)行邏輯設(shè)計（3）由邏輯圖或功能塊功能要求進(jìn)行電路設(shè)計（4）由電路圖設(shè)計版圖，根據(jù)電路及現(xiàn)有工藝條件，經(jīng)模擬驗證在繪制總圖（5）工藝設(shè)計逆向設(shè)計逆向設(shè)計：又稱為解剖分析，可可以進(jìn)行仿制，可獲取先進(jìn)的集成電路設(shè)計制造的秘密設(shè)計流程設(shè)計流