試驗(yàn)六 組合邏輯電路設(shè)計(jì)

1、27實(shí)驗(yàn)六實(shí)驗(yàn)六組合邏輯電路設(shè)計(jì)組合邏輯電路設(shè)計(jì)一、實(shí)驗(yàn)?zāi)康模阂?、?shí)驗(yàn)?zāi)康模?、掌握組合邏輯電路的分析與設(shè)計(jì)方法。2、掌握SSI集成門電路的應(yīng)用。3、掌握MSI集成電路譯碼器與數(shù)據(jù)選擇器的應(yīng)用。二、預(yù)習(xí)要求：二、預(yù)習(xí)要求：復(fù)習(xí)課本中相關(guān)內(nèi)容。1、根據(jù)題意列出輸入、輸出真值表。2、利用卡諾圖化簡(jiǎn)，寫出最簡(jiǎn)或最合適的邏輯函數(shù)表達(dá)式。3、利用指定門電路實(shí)現(xiàn)邏輯功能。4、畫出已設(shè)計(jì)完成的邏輯電路及實(shí)驗(yàn)用的接線圖。三、實(shí)驗(yàn)內(nèi)容：三、實(shí)驗(yàn)內(nèi)容：1、

2、設(shè)計(jì)三變量表決電路：要求：畫出邏輯電路圖，設(shè)計(jì)相應(yīng)表格。自擬實(shí)驗(yàn)方案，測(cè)試電路的邏輯功能是否與設(shè)計(jì)功能一致。（1）用與非門74LS00實(shí)現(xiàn)。（2）用譯碼器（74LS138、74LS20）實(shí)現(xiàn)。（3）用數(shù)據(jù)選擇器（74LS151及74LS153）實(shí)現(xiàn)。2、用異或門74LS86和與非門74LS00實(shí)現(xiàn)全加器電路：要求：畫出邏輯電路圖，設(shè)計(jì)相應(yīng)表格。自擬實(shí)驗(yàn)方案，測(cè)試電路的邏輯功能是否與設(shè)計(jì)功能一致。四、實(shí)驗(yàn)儀器及元器件四、實(shí)驗(yàn)儀器及元器件數(shù)

3、字實(shí)驗(yàn)箱、萬用表、74LS00、74LS20，74LS86、74LS138、74LS151、74LS153、74LS32等。五、實(shí)驗(yàn)報(bào)告：五、實(shí)驗(yàn)報(bào)告：畫出各部分邏輯電路圖、真值表、及列出邏輯表達(dá)式，整理實(shí)驗(yàn)結(jié)果并進(jìn)行分析，說明組合電路的特點(diǎn)和分析、設(shè)計(jì)方法。29由功能表可知：三個(gè)使能端G1G2AG2B?100時(shí)，八個(gè)譯碼輸出都是無效電平，即輸出全為高電平“1”；三個(gè)使能端G1G2AG2B=100時(shí)，譯碼器八個(gè)輸出中僅與地址輸入對(duì)應(yīng)的一

4、個(gè)輸出端為有效低電平“0”，其余輸出無效電平“1”；在使能條件下，每個(gè)輸出都是地址變量的最小項(xiàng)，考慮到輸出低電平有效，輸出函數(shù)可寫成最小項(xiàng)的反，即：3、74LS151管腳及功能本實(shí)驗(yàn)使用的集成數(shù)據(jù)選擇器74LS151為8選1數(shù)據(jù)選擇器，數(shù)據(jù)選擇端3個(gè)地址輸入A2A1A0用于選擇8個(gè)數(shù)據(jù)輸入通道D7～D0中對(duì)應(yīng)下標(biāo)的一個(gè)數(shù)據(jù)輸入通道，并實(shí)現(xiàn)將該通道輸入數(shù)據(jù)傳送到輸出端Y（或互補(bǔ)輸出端）。74LS151還有一個(gè)低電平有效的使能端G，以Y便實(shí)

5、現(xiàn)擴(kuò)展應(yīng)用。74LS151引腳功能如圖和附表所示。使能條件下（G=0），74LS151的輸出可以表示為，其中mi為地址變量A2、A1、A0的最小項(xiàng)。只要確定輸入數(shù)據(jù)就能實(shí)現(xiàn)相應(yīng)的邏輯函數(shù)，成為邏輯函數(shù)發(fā)生器。123456789101112131474LS151D3D2YGNDD0VCCD11516YGA2A1A0D7D6D5D4GA2A1A0YY1XXX010000D0D00001D1D10010D2D20011D3D30100D4D4