版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡(jiǎn)介
1、實(shí)驗(yàn)六組合邏輯電路的分析和設(shè)計(jì)及開關(guān)電路設(shè)計(jì)一、實(shí)驗(yàn)?zāi)康模?.掌握用基本邏輯門電路進(jìn)行組合邏輯電路的分析、設(shè)計(jì)方法;2.通過實(shí)驗(yàn),論證設(shè)計(jì)的正確性;3.掌握使用雙極性三極管、單極性三極管開關(guān)電路的設(shè)計(jì);4.掌握組合邏輯電路故障排除方法。二、實(shí)驗(yàn)原理:1、組合邏輯電路的分析:所謂組合邏輯電路分析,即通過分析電路,說明電路的邏輯功能。通常采用的分析方法是從電路的輸入到輸出,根據(jù)邏輯符號(hào)的功能逐級(jí)寫出邏輯函數(shù)表達(dá)式,最后得到表示輸出和輸入之間
2、關(guān)系的函數(shù)邏輯式。然后利用公式化簡(jiǎn)法或卡諾圖化簡(jiǎn)法將得到的函數(shù)式化簡(jiǎn)或變換,已使邏輯關(guān)系簡(jiǎn)單明了。為了使電路的邏輯功能更加直觀,有時(shí)還可以把邏輯函數(shù)式轉(zhuǎn)換為真值表的形式。2、組合邏輯電路的設(shè)計(jì):根據(jù)給出的實(shí)際邏輯問題,求出實(shí)現(xiàn)這一邏輯功能的最簡(jiǎn)單邏輯電路,稱為組合邏輯電路的設(shè)計(jì)。其通常分為SSI設(shè)計(jì)和MSI設(shè)計(jì)。(1)SSI設(shè)計(jì):SSI設(shè)計(jì)通常采用如下步驟:1邏輯抽象:分析事件的因果關(guān)系,確定輸入和輸出變量。一般把引起事件的原因定位輸入
3、變量,而把事件的結(jié)果作為輸出變量。2定義邏輯狀態(tài)的含義:以二值邏輯的0、1兩種狀態(tài)分別代表輸入變量和輸出變量的兩種不同狀態(tài)。3根據(jù)給出的因果關(guān)系列出邏輯真值表。4寫出邏輯表達(dá)式,利用化簡(jiǎn)方法進(jìn)行化簡(jiǎn),并根據(jù)選定器件進(jìn)行適當(dāng)轉(zhuǎn)換;5根據(jù)化簡(jiǎn)、變換后的邏輯表達(dá)式,畫出邏輯電路的連接圖;6實(shí)驗(yàn)仿真,結(jié)果驗(yàn)證。(2)MSI設(shè)計(jì):MSI設(shè)計(jì)通常采用如下步驟:123步驟同SSI設(shè)計(jì)步驟;4寫出邏輯表達(dá)式;5根據(jù)表達(dá)式查找合適的MSI器件;6通過比較
4、表達(dá)式或真值表,利用適當(dāng)?shù)脑O(shè)計(jì)實(shí)現(xiàn)所需功能;7畫出邏輯電路的連接圖;8實(shí)驗(yàn)仿真,結(jié)果驗(yàn)證。三、實(shí)驗(yàn)儀器:1、多功能實(shí)驗(yàn)箱1臺(tái)2、數(shù)字萬(wàn)用表1臺(tái)四、實(shí)驗(yàn)內(nèi)容:1、碼制轉(zhuǎn)換器分析下圖為一個(gè)BCD碼轉(zhuǎn)換組合邏輯電路,按圖搭接電路,求出真值表及邏輯表達(dá)式,說明電路功能;2、聯(lián)鎖器電路[用基本邏輯門電路(SSI用雙輸入端與非門7400)設(shè)計(jì)]所謂聯(lián)鎖器即為密碼鎖,其輸入為K1、K2、K3開關(guān),報(bào)警和解鎖輸出分別為F1、F2。其中K1、K2、K3為
溫馨提示
- 1. 本站所有資源如無(wú)特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- 實(shí)驗(yàn)七 組合邏輯電路設(shè)計(jì)
- 試驗(yàn)六 組合邏輯電路設(shè)計(jì)
- 組合邏輯電路設(shè)計(jì)實(shí)驗(yàn)報(bào)告
- 組合邏輯電路設(shè)計(jì)實(shí)驗(yàn)報(bào)告
- 組合邏輯電路和多態(tài)邏輯電路設(shè)計(jì)算法研究.pdf
- 開關(guān)電路設(shè)計(jì)
- 組合邏輯電路-分析和設(shè)計(jì)
- 組合邏輯電路和時(shí)序邏輯電路
- 微波感應(yīng)開關(guān)電路設(shè)計(jì)
- 組合邏輯電路的分析和設(shè)計(jì)方法
- 組合邏輯電路的設(shè)計(jì)
- 門電路和組合邏輯電路
- 實(shí)驗(yàn)一-組合邏輯電路
- 實(shí)驗(yàn)3設(shè)計(jì)組合邏輯電路實(shí)驗(yàn)報(bào)告
- 新型RF MEMS開關(guān)電路設(shè)計(jì).pdf
- 實(shí)驗(yàn)二-組合邏輯電路的設(shè)計(jì)與測(cè)試
- 實(shí)驗(yàn)1基本門電路的邏輯功能測(cè)試和組合邏輯電路
- 門電路和組合邏輯電路二
- 基于fpga的時(shí)序邏輯電路設(shè)計(jì)
- 組合邏輯電路
評(píng)論
0/150
提交評(píng)論