第08章門電路與組合邏輯電路

1、第八章 門電路與組合邏輯電路,第一節(jié) 數字電路概述與計數制,第二節(jié) 邏輯門電路,第三節(jié) 組合邏輯電路的分析與設計,第八章 門電路與組合邏輯電路,第四節(jié) 常用組合邏輯電路,,第一節(jié) 數字電路概述與計數制,一、模擬量和數字量,二、計數制,第八章 門電路與組合邏輯電路,,一、模擬量和數字量,1．脈沖數字信號,數字電路(digital circuit)：,,組合邏輯電路,時序邏輯電路,脈沖是指在短時間內出現的電壓或電流

2、的變化，其波形不按正弦規(guī)律變化。,第八章 門電路與組合邏輯電路,,脈沖數字信號的參數,脈沖幅度Um,脈沖上升時間tr,脈沖下降時間tf,脈沖寬度tw,周期T,第八章 門電路與組合邏輯電路,,2．典型的數字信號,在同一種方波信號中，相對高的電位叫作高電平，反之為低電平,矩形波信號,第八章 門電路與組合邏輯電路,,方波特點：強調相對高低電位，而非具體電位或電壓的數值,3. 正邏輯和負邏輯,正邏輯:高電平—為“1”

3、 低電平—為“0”,方波特點：強調相對高低電位，而非具體電位或電壓的數值,第八章 門電路與組合邏輯電路,,二、計數制,1. 十進制 逢十進一和“權”,2. 二進制 逢二進一和“權”,43.2 = 4×101 + 3×100 + 2×10-1,權: 101(十位) 100(個位) 10-1(小數后1位),(1101)2 = 1×23 +

4、1×22 +0×21 + 1×20,權: 23 22 21 20,13,基數,例如,例如,第八章 門電路與組合邏輯電路,,3. 十進制,二進制轉換成十進制：按權展開,十進制轉換成二進制： ①整數部分轉換 ②小數部分轉換,(1101)2 = 1×23 +1×22 +0×21 +

5、 1×20,權: 23 22 21 20,13,例如,第八章 門電路與組合邏輯電路,,例如 14.605,①整數部分轉換：除2取余，直至0,十進制轉換成二進制,14,2,7,2,3,2,1,2,0,,∴　14 = (1110 )2,余0,余1,余1,余1,注意：先得的余數為低位；后得的為高位,第八章 門電路與組合邏輯電路,,例如 14.605,十進制

6、轉換成二進制,注意：先得的整數為高位，后得的為低位,②小數部分：乘2取整，直至達精確的位數,0.605,1.210,0.420,K-3 =0,K-2 =0,K-1 =1,,0.840,,∴ 0.605≈(0.100)2,得：14.605≈(1110.100)2,第八章 門電路與組合邏輯電路,,4.二-十進制,Binary Coded Decimal，BCD碼,BCD碼：用四位二進制代碼表示一位十進制數

7、 ( 0～9共十個數字）,0000～1001,可代表0～9,又稱8421碼(權),1位十進制數,,,,舉例：（84）10＝（1000，0100）8421BCD,第八章 門電路與組合邏輯電路,,第二節(jié) 邏輯門電路,一、基本邏輯門電路,二、集成邏輯門電路,第八章 門電路與組合邏輯電路,,邏輯門電路：能夠實現邏輯關系，邏輯關系是指某事物的條件與結果的關系。,1．與邏輯和與門電路,“1”—接通或燈亮; “0”—斷開或

8、燈滅,與邏輯 AND logic：只有當決定某一事情的條件全部具備之后，這件事才會發(fā)生。,一、基本邏輯門電路,第八章 門電路與組合邏輯電路,,與邏輯真值表,只有當A、B全為“1”，才有Y＝1；若A、B任一為0V , 相應的二極管優(yōu)先導通，鉗制UY≈0.7V。,0,表達式：Y＝A·B,與門電路,第八章 門電路與組合邏輯電路,,,,2．或邏輯和或門電路,“1”—接通或燈亮; “0”—斷開或燈滅,或邏輯真值表,或邏輯（

9、OR logic）：當決定某一事情的幾個條件中，只要有一個或一個以上條件具備，這件事就會發(fā)生。,第八章 門電路與組合邏輯電路,,或門電路,表達式：Y＝A＋B,若A、B中任一為1, 相應的二極管優(yōu)先導通，鉗制UY≈3.7V。,,,1,或邏輯真值表,第八章 門電路與組合邏輯電路,,第八章 門電路與組合邏輯電路,3．非邏輯和非門電路,“1”—接通或燈亮; “0”—斷開或燈滅,非邏輯（NOT logic）：某一事情是否發(fā)生只

10、取決于一個條件，而且結果是對該條件的否定；條件具備時事情不發(fā)生，條件不具備時事情才發(fā)生。,,第八章 門電路與組合邏輯電路,非門電路,1,0,,,,三極管開關狀態(tài),表達式：,飽和導通,,第八章 門電路與組合邏輯電路,復合邏輯門,與非門電路,或非門電路,,第八章 門電路與組合邏輯電路,舉例：同或門,邏輯功能：A、B相同，則Y＝1,可寫成 Y＝A⊙B,,同或門邏輯符號,,第八章 門電路與組合邏輯電路,二、集成邏輯門電

11、路,1．TTL門電路,半導體集成門電路：,雙極型 三極管,單極型 場效應管,,Transistor-transistor Logic,屬于雙極型集成門電路，主要以TTL與非門電路為基礎,,第八章 門電路與組合邏輯電路,T1：多發(fā)射極晶體管，構成與門電路,,典型TTL與非門電路的結構、功能和邏輯符號,,,C1,,第八章 門電路與組合邏輯電路,TTL與非門工作原理,①當A、B、C 任一為“0”時：Y＝1,1,,,UB1=0.

12、3+0.7=1V,,,,5V,,,,UY≈3.6V,3.6V,拉電流,,,T1：多發(fā)射極晶體管，構成與門電路,,C1,,第八章 門電路與組合邏輯電路,T1各發(fā)射極最終還導通嗎？,0,UB1=0.7×3=2.1V,1V,,,UY≈0.3V,0.3V,②當A、B、C 全為“1”時：UB1↑↑→Y＝0,,灌電流,,,,,C1,TTL與非門工作原理,,,第八章 門電路與組合邏輯電路,TTL與非門工作原理總結,,,第八章

13、 門電路與組合邏輯電路,TTL的主要參數,傳輸延時：傳輸延遲時間是用來表示TTL門電路工作速度的參數,輸入／輸出邏輯電平：標準TTL門輸入邏輯低電平UIL為0～0.8V；輸入邏輯高電平UIH為2～5V；輸出邏輯低電平UOL為0～0.4V；輸出邏輯高電平UOH為2.4～5V。,,,第八章 門電路與組合邏輯電路,輸入／輸出邏輯電平：標準TTL門輸入邏輯低電平UIL為0～0.8V；輸入邏輯高電平UIH為2～5V；輸出邏輯低電平UOL為

14、0～0.4V；輸出邏輯高電平UOH為2.4～5V。,TTL的主要參數,,,第八章 門電路與組合邏輯電路,IIL,閾值電壓UT：能使輸入級T1的基極電位UB1達到2.1V對應的輸入電壓，稱為閾值電壓。,輸入／輸出電流： 低電平輸入電流IIL～輸入端短路電流IIS 高電平輸入電流IIH～反偏漏電流:IIH≈0,IIS,1V,,IIH,,IIS≈1.6mA,IIH≈20～40μA,,TTL的主要參數,

15、,,第八章 門電路與組合邏輯電路,扇出系數：扇出系數是指一個門電路能帶同類門電路輸入端的最大數目。,,,灌,0,拉,1,或者…在拉電流時：,在驅動門灌電流時：,output,Low,High,output,TTL的主要參數,,,第八章 門電路與組合邏輯電路,（1）CMOS非門電路 常稱CMOS反相器,驅動管TN是N溝道增強型(NMOS)，負載管TP是P溝道增強型(PMOS)，兩者聯成互補對稱的結構。,

16、無論電路處于何種狀態(tài)，兩管中總有一個截止，所以它的靜態(tài)功耗極低，有微功耗電路之稱。,驅動管,負載管,2．CMOS門電路,,第八章 門電路與組合邏輯電路,2．CMOS門電路,（2）CMOS傳輸門電路 相當于理想開關,傳輸門的開通與關斷取決于控制信號C和 ，在 輸入端加了符號“○”，喻意 低電平有效，即 ＝0就允許信號傳輸。,低電平有效,高電平有效,,第八章 門電路與組合邏輯電路,3．集成門電

17、路使用的一些實際問題,TTL門電路多余輸入端的處理 ①接高電平；②接低電平；③并聯；④剪短懸空,與門，與非門,或門，或非門,相當于輸入1,,第三節(jié) 組合邏輯電路的分析和設計,一、邏輯代數基礎,二、邏輯函數的化簡和轉換,三、組合邏輯電路的分析,四、組合邏輯電路的設計,第八章 門電路與組合邏輯電路,,一、邏輯代數基礎,第八章 門電路與組合邏輯電路,1．邏輯代數運算法則,邏輯非,邏輯或,邏輯與,,一、邏輯代數基礎,第八章

18、 門電路與組合邏輯電路,1．邏輯代數運算法則,遵守交換律、結合律、分配律反演律（摩根律） 、吸收律等,,,反演律,吸收律,,第八章 門電路與組合邏輯電路,2. 最小項的定義和性質,與非運算真值表與最小項,n變量邏輯函數的最小項共有2n個,,最小項的重要性質：輸入變量A、B任何一組取值下必有一個最小項，且僅有一個最小項的值為1。,,第八章 門電路與組合邏輯電路,2. 最小項的定義和性質,約束項和任意項統(tǒng)稱無關項。把它們加

19、入到邏輯函數表達式中，不會改變函數原來的關系。利用寫入無關項的方法?？苫喚哂袩o關項的邏輯函數。,約束項：如果真值表中禁止輸入變量為某些值，該組值對應的最小項叫做約束項，取值為零。,任意項：如果真值表中輸入變量某些組合的取值對函數沒有影響，可有可無，不影響電路功能，其對應的最小項叫做任意項。,,二、邏輯函數的化簡和轉換,第八章 門電路與組合邏輯電路,1.公式法化簡,【例題】 化簡邏輯函數,【解】 利用公式A+A＝A，把上式改寫成,

20、,,,所以：,,二、邏輯函數的化簡和轉換,第八章 門電路與組合邏輯電路,,,,2. 真值表與邏輯式的轉換,輸入變量A、B······n個,n變量邏輯函數的最小項共有2n個,輸入變量ABC=001時:,,,二、邏輯函數的化簡和轉換,第八章 門電路與組合邏輯電路,,,,2. 真值表與邏輯式的轉換,,輸入變量A、B·····

21、;·n個,n變量邏輯函數的最小項共有2n個,輸入變量ABC=001時:,,第八章 門電路與組合邏輯電路,,,,2. 真值表與邏輯式的轉換,輸入變量A、B······n個,n變量邏輯函數的最小項共有2n個,輸入變量ABC=001時:,,二、邏輯函數的化簡和轉換,第八章 門電路與組合邏輯電路,,,,2. 真值表與邏輯式的轉換,設計一個三人舉手表決器,Y為結果，

22、半數以上人通過：Y=1,Y＝1對應的最小項？,Y＝m3+m5+m6+m7,,第八章 門電路與組合邏輯電路,,,,3．邏輯式與邏輯圖的轉換,,對下式加入兩個ABC后再化簡,,三人舉手表決電路圖,,第八章 門電路與組合邏輯電路,,,,4．輸入與輸出波形圖,橫向:時間 t,縱向:變量,Y = A + B,,三、組合邏輯電路的分析,第八章 門電路與組合邏輯電路,【例題】 組合邏輯電路如圖示，分析該電路的邏輯功能。,【解】 由邏

23、輯圖逐級寫出邏輯式,,由邏輯式寫出真值表,,異或門：,,第八章 門電路與組合邏輯電路,,,【例題】 對人腦醫(yī)學磁共振圖像采用一種基于區(qū)域的分割識別技術，即依據病灶與正常組織在圖像中反映出的亮度差異找到合適的域值進行分割檢測。設圖像檢測結果的亮度狀態(tài)為0～7種（000～111），0代表區(qū)域亮度最低，7代表區(qū)域亮度最高，區(qū)域閾值亮度為5。試設計一個組合邏輯電路，達到或高于閾值亮度時，輸出信號Y＝1，表示應將該區(qū)域分割挑選出來。,【解】

24、 ①設輸入變量為ABC，代表 亮度狀態(tài)000～111； 列出真值表,,區(qū)域閾值亮度≥5，則Y=1,第八章 門電路與組合邏輯電路,,,②寫出Y的邏輯式并化簡變換,對上式加入一個ABC后再化簡得：,,③畫出邏輯圖,第四節(jié) 常用組合邏輯電路,一、加法器,二、編碼器,三、譯碼器和數字顯示,四、數據選擇器,第八章 門電路與組合邏輯電路,,第八章 門電路與組合邏輯電路,一、加法器,1．半加器 (half-adder)

25、,當多位數相加時，半加器可用于最低位求和，并給出進位數C。,S: 和數C: 進位,,第八章 門電路與組合邏輯電路,2．全加器 (full-adder),可對兩個二進制數A和B及低位進位數CI三者求和S，并給出高位進位C,三位串行加法器,CI,CI,,第八章 門電路與組合邏輯電路,二、編碼器,用途：編碼(coding)是把字母、數字、文字或符號等信息編成一組二進制代碼。,n位二進制代碼有2n種，可以表示2n個信息,8個輸入變

26、量(信息)I0～I7,3位二進制數：Y2Y1Y0取 000～111,8種狀態(tài),例如,,第八章 門電路與組合邏輯電路,1.二進制編碼器,若I0=1則：I0～ I7＝100···0Y2Y1Y0 ＝000,每組只允許一個輸入信號有效（高電平1）,8個輸入變量(信息)I0～I7,3位二進制數：Y2Y1Y0取 000～111,8種狀態(tài),例如,,第八章 門電路與組合邏輯電路,,,,,,,,I1,I2,I

27、5,I7,8/3線編碼器真值表,I0,I3,I4,I6,00001111,00110011,01010101,Y2,Y1,Y0,輸入最小項,各輸出,條件：每次只允許一個輸入信號為１（有效）,由真值表得出邏輯式如下,1.二進制編碼器,,第八章 門電路與組合邏輯電路,三、譯碼器和數字顯示,1.二進制譯碼器,用途：把輸入的二進制代碼(000～111)譯成對應的輸出信號（ ）,3/8線譯

28、碼器,3位輸入,8位輸出,由74LS138型3/8線二進制譯碼器真值表寫出邏輯式,二進制譯碼器各輸出就是最小項表達式！,,3位二進制譯碼器 ( 3 線 – 8 線),真值表,函數式,0 0 0 0 0 0 0 1,0 0 0 0 0 0 1 0,0 0 0 0 0 1 0 0,0 0 0 0 1 0 0 0,0 0 0

29、 1 0 0 0 0,0 0 1 0 0 0 0 0,0 1 0 0 0 0 0 0,1 0 0 0 0 0 0 0,,,,,第八章 門電路與組合邏輯電路,1. 二進制譯碼器,【例題】 邏輯式 ，試用74LS138型3/8線二進制譯碼器實現邏輯函數。,二進制譯碼

30、器各輸出就是最小項表達式！,【解】,由于74LS138型3/8線二進制譯碼器各輸出邏輯式就是最小項表達式，所以,輸入為ABC,,第八章 門電路與組合邏輯電路,二進制譯碼器各輸出就是最小項表達式！,1. 二進制譯碼器,根據Y式，用二進制譯碼器74LS138構成邏輯電路,,,第八章 門電路與組合邏輯電路,2. 顯示譯碼器,用途：把8421碼(0000～1001)譯成十 進制數0～9，并能用顯示器顯示。,BCD碼,BCD編碼,,

31、顯示譯碼器,,顯示器件,,第八章 門電路與組合邏輯電路,字符顯示器,①發(fā)光二極管LED②液晶段顯示 LCD,類型,七段數碼管,,第八章 門電路與組合邏輯電路,七段數碼管,1,,0,,共陰極數碼管,共陽極數碼管,字符顯示器,,第八章 門電路與組合邏輯電路,七段顯示譯碼器,CT74LS248型→驅動共陰極LED數碼管,分析e段：數值0, 2, 6, 8 要求e段亮,,譯碼邏輯式,共陰極,— 高電平驅動,1111

32、110,0110000,1101101,1111001,0110011,1011011,1011111,1110000,1111111,1111011,,,,,真值表,0 0 0 0 0 0 1,1 0 0 1 1 1 1,0 0 1 0

33、0 1 0,0 0 0 0 1 1 0,1 0 0 1 1 0 0,0 1 0 0 1 0 0,0 1 0 0 0 0 0,0 0 0 1 1 1 1,0 0 0 0 0 0 0,0 0 0 0 1 0 0,

34、,第八章 門電路與組合邏輯電路,四、數據選擇器,數據選擇器（multiplexer, MUX）：類似一個多投開關。選擇哪一路信號由相應的一組地址信號控制,輸入信號,輸出信號,地址控制信號,,2n個數據輸入端,n個地址選擇端,,輸入數據,輸出數據,選擇控制信號,1. 邏輯抽象,,,,,D0,D1,D2,D3,,,,,D0 0 0,D0,D A1 A0,真值表,D1 0 1