站內搜索 用時：33ms
  • <em>vhdl</em>代碼風格112

    <em>vhdl</em>代碼風格 vhdl代碼風格（112頁）

    何賓200809EMAILEDA原理及應用本章首先介紹基于XILINX芯片的HDL高級設計技術。在高級設計技術中主要對提高HDL性能的一些設計方法進行了比較詳細的介紹，其中包括邏輯復制和復用技術、并行和流水技術、系統(tǒng)同步和異步單元、邏輯結構的設計方法和模塊的劃分原則。本章...

    下載價格：6 賞幣 / 發(fā)布人： 畢業(yè)設計 / 發(fā)布時間：2023-07-21 / 4人氣

  • <em>vhdl</em>語法格式16

    <em>vhdl</em>語法格式 vhdl語法格式（16頁）

    VHDL語法格式1VHDL語法格式上篇基礎元素目錄數據類型數據對象運算符語句基本程序結構電路描述方式數據類型預定義類型BITBIT_VICTINTEGERSTD_LOGICSTD_LOGIC_VICT自定義類型枚舉類型TYPE新數據類型IS元素1元素2例定義TYPESTATE_TYPEISS1S2S3S4定義一個新類型STATE_TYP...

    下載價格：6 賞幣 / 發(fā)布人： 畢業(yè)設計 / 發(fā)布時間：2024-03-14 / 11人氣

  • <em>vhdl</em>復習題12

    <em>vhdl</em>復習題 vhdl復習題（12頁）

    試卷第1頁（共頁）一、選擇題A1一個項目的輸入輸出端口是定義在A實體中B結構體中C任何位置D進程體B2描述項目具有邏輯功能的是A實體B結構體C配置D進程A3關鍵字ARCHITECTURE定義的是A結構體B進程C實體D配置D4VHDL語言中變量定義的位置是A實體中中任何位置B實體中特定位...

    下載價格：6 賞幣 / 發(fā)布人： 畢業(yè)設計 / 發(fā)布時間：2024-03-13 / 6人氣

  • <em>vhdl</em>復習題23

    <em>vhdl</em>復習題 vhdl復習題（23頁）

    習題31比較常用硬件描述語言比較常用硬件描述語言VHDL、VERILOG和ABEL語言的優(yōu)劣語言的優(yōu)劣。1VHDL描述語言層次較高，不易控制底層電路，因而對綜合器的性能要求較高。有多種EDA工具選擇，已成為IEEE標準。應用VHDL進行工程設計的優(yōu)點是多方面的，具體如下1與其他的...

    下載價格：6 賞幣 / 發(fā)布人： 畢業(yè)設計 / 發(fā)布時間：2024-03-13 / 15人氣

  • fpga <em>vhdl</em>串口8

    fpga <em>vhdl</em>串口 fpga vhdl串口（8頁）

    時鐘時鐘4分頻分頻，FREQD_DFFVHD文件CLK_IN時鐘輸入CLK_OUT時鐘輸出LIBRARYIEEEUSEIEEESTD_LOGIC_1164ALLLIBRARYALTERAUSEALTERAMAXPLUS2ALLENTITYFREQD_DFFISGENERICNINTEGER2PORTCLK_ININSTD_LOGICCLK_OUTOUTSTD_LOGICENDFREQD_DFFARCHITECTUREFREQD_DFF_ARCHOFFR...

    下載價格：6 賞幣 / 發(fā)布人： 世中仙 / 發(fā)布時間：2024-03-16 / 2人氣

  • <em>vhdl</em>的標量型(scalar7

    <em>vhdl</em>的標量型(scalar vhdl的標量型(scalar（7頁）

    第三章VHDL語言一、填空題1、VHDL于1985年正式推出，是目前____________的硬件描述語言。2、IEEE于1987年將VHDL采納為___________標準。3、用VHDL書寫的源文件，既是___________以是________________，既是工程技術人員之間交換信息的文件，以可作為合同簽約者之間的...

    下載價格：6 賞幣 / 發(fā)布人： 畢業(yè)設計 / 發(fā)布時間：2024-03-14 / 10人氣

  • <em>vhdl</em>程序設計教程17

    <em>vhdl</em>程序設計教程 vhdl程序設計教程（17頁）

    第1章VHDL語言基礎11概述硬件描述語言（HARDWAREDEIONLANGUAGE，HDL）是電子系統(tǒng)硬件行為描述、結構描述、數據流描述的語言。目前，利用硬件描述語言可以進行數字電子系統(tǒng)的設計。隨著研究的深入，利用硬件描述語言進行模擬電子系統(tǒng)設計或混合電子系統(tǒng)設計也正在探索...

    下載價格：6 賞幣 / 發(fā)布人： 畢業(yè)設計 / 發(fā)布時間：2024-03-12 / 10人氣

  • 竇衡<em>vhdl</em>視頻相關94

    竇衡<em>vhdl</em>視頻相關 竇衡vhdl視頻相關（94頁）

    1VHDL語言語言1、VHDL設計簡述設計簡述VHDL主要用于描述數字系統(tǒng)的結構、行為、功能和接口。VHDL將一個設計（元件、電路、系統(tǒng)）分為外部（可視部分、端口）內部（不可視部分、內部功能、算法）例2選1選擇器的VHDL語言描述LIBRARYIEEEUSEIEEESTD_LOGIC_1164ALLENTITY...

    下載價格：9 賞幣 / 發(fā)布人： 畢業(yè)設計 / 發(fā)布時間：2024-03-17 / 8人氣

  • dds的<em>vhdl</em>實現4

    dds的<em>vhdl</em>實現 dds的vhdl實現（4頁）

    DDS設計1實例說明直接數字合成器DDS，是一種數字式的頻率合成器，它的優(yōu)點是易于控制，頻率切換速度塊，此實例通過ROM查找法用VHDL語言實現了DDS的功能。2設計原理DDS要產生一個SINWT的正弦信號的方法是在每次系統(tǒng)時鐘的觸發(fā)沿到來時，輸出相應的幅度值，每次相應的...

    下載價格：5 賞幣 / 發(fā)布人： 畢業(yè)設計 / 發(fā)布時間：2024-03-15 / 7人氣

  • <em>vhdl</em>-數字秒表設計24

    <em>vhdl</em>-數字秒表設計 vhdl-數字秒表設計（24頁）

    通達學院20172018學年第一學期課程設計實驗報告模塊名稱VHDL課程設計專業(yè)學生班級學生學號學生姓名指導教師目錄一、課程設計目的與要求111課程設計目的112基本要求1二、設計方案數字秒表的設計121設計功能122秒表基本原理及設計方法223數字秒表設計原理2三、開發(fā)環(huán)境...

    下載價格：6 賞幣 / 發(fā)布人： 畢業(yè)設計 / 發(fā)布時間：2024-03-12 / 11人氣

  • <em>vhdl</em>音樂播放器20

    <em>vhdl</em>音樂播放器 vhdl音樂播放器（20頁）

    洛陽理工學院課程設計報告課程名稱EDA技術與VHDL設計題目音樂播放器的設計與仿真專業(yè)通信工程班級B1105學號B1105姓名完成日期2014年12月22日一設計任務及要求設計任務及要求本次課程設計要求使用EDA工具，設計實現簡易音樂播放器，理解音名與頻率的關系及數控分頻原...

    下載價格：6 賞幣 / 發(fā)布人： 畢業(yè)設計 / 發(fā)布時間：2024-03-13 / 56人氣

  • <em>vhdl</em>電子時鐘程序5

    <em>vhdl</em>電子時鐘程序 vhdl電子時鐘程序（5頁）

    VHDL電子時鐘程序電子時鐘程序最近收到網上朋友們來信咨詢如何設計電子時鐘，也有很多熱心朋友把他設計的時鐘或時鐘程序發(fā)給我。因時間和水平有限不能一一回復和審查到底哪些是合格或是網絡轉載的。但是感覺可能對部分網友會有所用處，就把自己手頭已有的一些時鐘設...

    下載價格：5 賞幣 / 發(fā)布人： 畢業(yè)設計 / 發(fā)布時間：2024-03-07 / 2人氣

  • eda與<em>vhdl</em>復習資料45

    eda與<em>vhdl</em>復習資料 eda與vhdl復習資料（45頁）

    選擇題練習選擇題練習一、一、VHDL基本結構基本結構1一個項目的輸入輸出端口是定義在A實體中B結構體中C任何位置D進程中2描述項目邏輯功能的是A實體B結構體C配置D進程3關鍵字ARCHITECTURE定義的是A結構體B進程C實體D配置4VHDL語言共支持四種常用庫，其中哪種庫是用戶...

    下載價格：7 賞幣 / 發(fā)布人： 世中仙 / 發(fā)布時間：2024-05-21 / 0人氣

  • 基于<em>vhdl</em>的數字秒表設計12

    基于<em>vhdl</em>的數字秒表設計 基于vhdl的數字秒表設計（12頁）

    河南農業(yè)大學課程設計報告設計題目基于VHDL的數字秒表的設計學院專業(yè)電子信息科學與技術班級學號姓名電子郵件日期成績指導教師一、一、數字鬧鐘設計要求數字鬧鐘設計要求1四個十進制計數器分別用來對百分之一秒、十分之一秒、秒和分進行計數；2兩個六進制計數器用來...

    下載價格：6 賞幣 / 發(fā)布人： 世中仙 / 發(fā)布時間：2024-03-16 / 0人氣

  • <em>vhdl</em>語音數字鐘設計()43

    <em>vhdl</em>語音數字鐘設計() vhdl語音數字鐘設計()（43頁）

    畢業(yè)設計（論文）題目基于VHDL的語音數字鐘的設計學院物理科學與工程技術專業(yè)電子信息班級08電信學號200812108120001姓名陳世羽指導老師劉瑤老師二O一一年九月二十日IITHEDESIGNOFAVOICEDIGITALCLOCKBASEDONVHDLABSTRACTTHEDESIGNFAMULTIFUNCTIONALDIGITALCLOCKWITHA...

    下載價格：7 賞幣 / 發(fā)布人： 畢業(yè)設計 / 發(fā)布時間：2024-05-22 / 14人氣

  • <em>vhdl</em>—ams語言講解13

    <em>vhdl</em>—ams語言講解 vhdl—ams語言講解（13頁）

    點擊查看更多“vhdl—ams語言講解”精彩內容。

    下載價格：6 賞幣 / 發(fā)布人： 畢業(yè)設計 / 發(fā)布時間：2024-03-12 / 8人氣

  • <em>vhdl</em>課程設計--<em>vhdl</em>數字信號發(fā)送和接收電路11
  • 基于<em>vhdl</em>的數字時鐘論文18

    基于<em>vhdl</em>的數字時鐘論文 基于vhdl的數字時鐘論文（18頁）

    摘要隨著基于CPLD的EDA技術的發(fā)展和應用領域的擴大與深入，EDA技術在電子信息、通信、自動控制用計算機等領域的重要性日益突出。作為一個學電子信息專業(yè)的學生，我們必須不斷地了解更多的新產品信息，這就更加要求我們對EDA有個全面的認識。本程序設計的是基于VHDL的...

    下載價格：6 賞幣 / 發(fā)布人： 畢業(yè)設計 / 發(fā)布時間：2024-03-14 / 11人氣

  • <em>vhdl</em>課程設計報告10

    <em>vhdl</em>課程設計報告 vhdl課程設計報告（10頁）

    點擊查看更多“vhdl課程設計報告”精彩內容。

    下載價格：6 賞幣 / 發(fā)布人： 畢業(yè)設計 / 發(fā)布時間：2024-03-01 / 12人氣

  • a tutorial introduction to <em>vhdl</em> programming 2018254

    a tutorial introduction to <em>vhdl</em> programming 2018 a tutorial introduction to vhdl programming 2018（254頁）

    HANGAZIATUTIALINTRODUCTIONTOVHDLPROGRAMMINGHANGAZIATUTIALINTRODUCTIONTOVHDLPROGRAMMING123

    下載價格：9 賞幣 / 發(fā)布人： 畢業(yè)設計 / 發(fā)布時間：2024-03-12 / 5人氣

關于我們 - 網站聲明 - 網站地圖 - 資源地圖 - 友情鏈接 - 網站客服客服 - 聯系我們

copyright@ 2011-2023 聯系方式qq：9411152

本站所有資料均屬于原創(chuàng)者所有，僅提供參考和學習交流之用，請勿用做其他用途，轉載必究！如有侵犯您的權利請聯系本站，一經查實我們會立即刪除相關內容!

機械圖紙源碼,實習報告等文檔下載

備案號：浙ICP備20018660號