二進制轉(zhuǎn)譯加速方法及其在低電壓處理器中的應(yīng)用研究.pdf

1、隨著移動互聯(lián)網(wǎng)和物聯(lián)網(wǎng)的發(fā)展，基于ARM的嵌入式處理器越來越普及，例如智能手機和智能平板等。一方面，代碼的二進制兼容性已經(jīng)成為新的處理器架構(gòu)能否進入嵌入式市場的主要阻礙。另一方面，這些處理器往往采用電池供電，面臨嚴(yán)重的功耗問題。動態(tài)二進制轉(zhuǎn)譯技術(shù)不但能夠有效解決上述代碼兼容性問題，實現(xiàn)跨平臺執(zhí)行；還能夠?qū)崟r獲得程序的運行信息，有針對性的對程序進行動態(tài)優(yōu)化，以獲得最佳能效。本文圍繞動態(tài)二進制轉(zhuǎn)譯的關(guān)鍵技術(shù)進行了研究，提出了面向動態(tài)轉(zhuǎn)譯的加

2、速方法；并利用二進制轉(zhuǎn)譯的跨平臺特性和動態(tài)優(yōu)化特性，將二進制轉(zhuǎn)譯技術(shù)和瞬態(tài)錯誤自適應(yīng)的低電壓處理器設(shè)計技術(shù)相結(jié)合，以有效提高處理器能效。
　　本研究主要內(nèi)容包括：⑴基于轉(zhuǎn)移指令特性的動態(tài)轉(zhuǎn)譯方法。針對傳統(tǒng)方法統(tǒng)一轉(zhuǎn)譯轉(zhuǎn)移指令導(dǎo)致轉(zhuǎn)譯器效率較低，基于轉(zhuǎn)移目標(biāo)地址在函數(shù)內(nèi)外的不同特征提出直接映射和指令類型轉(zhuǎn)譯策略組合的動態(tài)轉(zhuǎn)譯方法。對函數(shù)內(nèi)轉(zhuǎn)移指令，直接采用目標(biāo)架構(gòu)中對應(yīng)的分支指令進行映射，通過轉(zhuǎn)移前后指令轉(zhuǎn)譯碼無縫鏈接高效轉(zhuǎn)譯條件分

3、支指令，且無需生成源寄存器到內(nèi)存同步指令；對函數(shù)間轉(zhuǎn)移指令，區(qū)別對待函數(shù)轉(zhuǎn)移和其他轉(zhuǎn)移指令，通過將源程序函數(shù)轉(zhuǎn)移指令屬性繼承給轉(zhuǎn)譯碼以提高目標(biāo)機轉(zhuǎn)移預(yù)測器準(zhǔn)確率。⑵基于高速緩存負(fù)荷均衡的動態(tài)轉(zhuǎn)譯方法。針對動態(tài)轉(zhuǎn)譯時指令和數(shù)據(jù)高速緩存訪問負(fù)荷大幅增加且增幅不均衡導(dǎo)致的轉(zhuǎn)譯器性能下降問題，提出基于指令與數(shù)據(jù)高速緩存訪問負(fù)荷動態(tài)均衡的軟硬件協(xié)同轉(zhuǎn)譯方法。該方法為處理器設(shè)計高速緩存負(fù)荷平衡狀態(tài)，該狀態(tài)將數(shù)據(jù)高速緩存分為普通區(qū)和負(fù)荷平衡區(qū)，普通區(qū)

4、緩存正常的程序數(shù)據(jù)，負(fù)荷平衡區(qū)通過負(fù)荷轉(zhuǎn)化通道吸收動態(tài)轉(zhuǎn)譯器調(diào)度器將源機器代碼空間地址向目標(biāo)機器代碼空間地址轉(zhuǎn)換時在指令高速緩存上產(chǎn)生的部分負(fù)荷，提高數(shù)據(jù)高速緩存利用率。⑶基于瞬態(tài)錯誤預(yù)測模型的單周期糾錯的低電壓處理器。基于低電壓處理器中的瞬態(tài)錯誤在流水線中分布的局部性和可預(yù)測性，提出軟硬件協(xié)同設(shè)計的單周期糾錯的低電壓處理器設(shè)計方法。該方法的核心思想是基于動態(tài)轉(zhuǎn)譯技術(shù)建立處理器瞬態(tài)錯誤預(yù)測模型。該模型在程序編譯時對可能出錯的指令流進行預(yù)

5、測。對于那些可能出錯的指令流，通過處理器瞬態(tài)錯誤消除編程接口，在編譯時即將可能出現(xiàn)的瞬態(tài)錯誤規(guī)避掉，有效提高系統(tǒng)的容錯能力和能效。⑷基于輕量級動態(tài)優(yōu)化的低電壓處理器。基于低電壓處理器中的瞬態(tài)錯誤在指令級的局部性，提出基于動態(tài)優(yōu)化的軟硬件協(xié)同設(shè)計的低電壓處理器設(shè)計方法。該方法在軟硬件之間，引入一個基于動態(tài)轉(zhuǎn)譯技術(shù)的輕量級的動態(tài)優(yōu)化器。該優(yōu)化器在程序運行時實時收集程序的瞬態(tài)錯誤信息，在處理器空閑時分析這些錯誤信息并在熱點錯誤指令之前插入瞬態(tài)