基于多核VLIW DSP的數(shù)字信號變換函數(shù)并行優(yōu)化.pdf

1、伴隨著音視頻娛樂行業(yè)的迅速進(jìn)步，數(shù)字信號處理器正逐漸成為研究人員重點關(guān)注的對象，如何提高數(shù)字信號處理器平臺上相關(guān)應(yīng)用的性能和效率也受到越來越多的重視。然而，當(dāng)前流行的多核、超標(biāo)量、單指令流多數(shù)據(jù)流(SingleInstruction，Multiple Data，SIMD)、亂序執(zhí)行、超長指令字(Very Long InstructionWord，VLIW)技術(shù)使得數(shù)字信號處理器的體系結(jié)構(gòu)越來越復(fù)雜，普通用戶很難編寫出能夠充分發(fā)揮處理器性

2、能的軟件。
　　針對特定數(shù)字信號處理器平臺進(jìn)行函數(shù)庫改進(jìn)是軟件優(yōu)化領(lǐng)域當(dāng)前重點關(guān)注的問題之一，其關(guān)鍵在于提升代碼對處理器、存儲器等硬件的使用效率。本文針對上述問題，基于國產(chǎn)BWDSP100進(jìn)行深入研究，針對其搭載的基本信號處理函數(shù)庫實施并行優(yōu)化?？紤]到該函數(shù)庫結(jié)構(gòu)復(fù)雜、例程數(shù)量較多，本文采用重點研究典型函數(shù)的方式，對其中最為重要的數(shù)字信號變換函數(shù)進(jìn)行優(yōu)化，使用到的主要優(yōu)化方案有如下三個層次:
　　(1)利用BWDSP100匯

3、編指令集提供的特殊指令改編函數(shù)庫中部分函數(shù)的實現(xiàn)，從而達(dá)到減少代碼量，提升程序執(zhí)行效率的目的。BWDSP100提供的特殊指令包括累加、累減、復(fù)數(shù)、選大、選小、定點、超算，其中超算指令包括正余弦、倒數(shù)、自然對數(shù)等。
　　(2)針對數(shù)字信號處理函數(shù)循環(huán)計算多的特點，通過循環(huán)展開技術(shù)對函數(shù)內(nèi)的循環(huán)操作進(jìn)行重點優(yōu)化。循環(huán)展開能夠成倍的提升每一輪迭代時參與運算的數(shù)據(jù)個數(shù)，這樣做的效果是有效的降低了循環(huán)體執(zhí)行的總次數(shù)。該技術(shù)可以提高軟件效率的

4、原因有二:一方面它提高了單次迭代內(nèi)部有效計算（非索引比較）的數(shù)目;另一方面它拉長了程序代碼，基于此可以進(jìn)一步變換代碼以便進(jìn)行指令調(diào)度、對變量進(jìn)行重命名以減少數(shù)據(jù)相關(guān)。
　　(3)依據(jù)BWDSP100支持指令多發(fā)射的特點，通過指令調(diào)度技術(shù)對指令次序進(jìn)行調(diào)整，這樣不僅可以減少流水線的空轉(zhuǎn)和等待時間，同時可以提高循環(huán)展開的展開數(shù)。
　　實驗結(jié)果表明，經(jīng)過優(yōu)化之后，本文中所有函數(shù)的加速均超過9，其中80％的函數(shù)加速比超過10。本文的