基于FPGA列車(chē)通信網(wǎng)絡(luò)設(shè)備的研究.pdf_第1頁(yè)
已閱讀1頁(yè),還剩54頁(yè)未讀, 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說(shuō)明:本文檔由用戶(hù)提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

1、本文采用基于現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)設(shè)計(jì)多功能車(chē)輛總線(MVB)控制器芯片??鐣r(shí)鐘域傳輸信號(hào)的處理、MVB通信中的同步處理和曼徹斯特解碼是設(shè)計(jì)控制器的關(guān)鍵和難點(diǎn)。
   本文首先分析了基于FPGA跨時(shí)鐘域設(shè)計(jì)的亞穩(wěn)態(tài)現(xiàn)象。根據(jù)同步設(shè)計(jì)思想,對(duì)跨時(shí)鐘域傳輸?shù)男盘?hào)進(jìn)行同步處理,減少了亞穩(wěn)態(tài)現(xiàn)象的出現(xiàn)。分析MVB通信中的幀同步和位同步。根據(jù)列車(chē)通信網(wǎng)絡(luò)標(biāo)準(zhǔn)規(guī)定,設(shè)計(jì)了具有誤差信號(hào)識(shí)別能力的幀同步模塊;在研究鎖相環(huán)技術(shù)及開(kāi)環(huán)的位同步

2、信號(hào)提取技術(shù)的基礎(chǔ)上,設(shè)計(jì)了具有抗信號(hào)抖動(dòng)的快速位同步模塊。分析MVB通信中數(shù)據(jù)譯碼的問(wèn)題。通過(guò)解碼算法的分析,并根據(jù)MVB幀數(shù)據(jù)編碼的特點(diǎn),提出了以有效跳變沿為采樣基準(zhǔn)的多點(diǎn)采樣算法,實(shí)現(xiàn)了幀數(shù)據(jù)的準(zhǔn)確譯碼。
   上述各模塊的設(shè)計(jì)采用自頂向下的模塊化設(shè)計(jì)方法,采用Verilog硬件描述語(yǔ)言設(shè)計(jì)完成,并通過(guò)QuartusⅡ集成工具和ModelSim仿真工具進(jìn)行了綜合和仿真測(cè)試。最終在Altera公司的EP1C3T100系列芯片

溫馨提示

  • 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶(hù)所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間,僅對(duì)用戶(hù)上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶(hù)上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶(hù)因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

最新文檔

評(píng)論

0/150

提交評(píng)論