面向三維集成的TSV制備與銅納米結(jié)構(gòu)低溫鍵合技術(shù)研究.pdf

1、微電子產(chǎn)業(yè)在過去幾十年遵循摩爾定律持續(xù)不斷發(fā)展，然而，隨著電子器件尺寸的減小及芯片集成度的提高，芯片特征尺寸趨近物理極限，傳統(tǒng)封裝技術(shù)已不能解決互連延時(shí)和功耗增加等導(dǎo)致的性能和成本問題。三維集成技術(shù)具有高性能、低功耗、低制造成本等優(yōu)勢(shì)，有望成為最有發(fā)展前景的系統(tǒng)級(jí)集成方案。本文圍繞面向三維集成的硅通孔(TSV)及低溫鍵合技術(shù)，研究小孔徑 TSV的刻蝕形貌控制和無孔隙高效鍍銅填充、以及銅納米結(jié)構(gòu)低溫鍵合技術(shù)，具體內(nèi)容包括：
　　一、

2、研究實(shí)現(xiàn)小孔徑 TSV陣列的刻蝕工藝優(yōu)化和高效鍍銅填充。利用深反應(yīng)離子刻蝕技術(shù)對(duì) TSV陣列進(jìn)行刻蝕，研究刻蝕工藝參數(shù)對(duì)側(cè)壁粗糙度的影響，分析側(cè)壁大尺度粗糙結(jié)構(gòu)的形成及生長(zhǎng)規(guī)律，并通過工藝參數(shù)的優(yōu)化成功改善側(cè)壁粗糙度，得到小孔徑、高深寬比的 TSV陣列。利用電鍍工藝對(duì) TSV陣列進(jìn)行鍍銅填充，研究了不同填充工藝條件包括鍍前預(yù)濕、種子層覆蓋、鍍液流動(dòng)性、以及電流密度等對(duì)填充質(zhì)量的影響，并采用分段式電鍍方法有效減少了電鍍時(shí)間和硅片表面過鍍層

3、厚度，實(shí)現(xiàn)了TSV高效無缺陷鍍銅填充。
　　二、研究實(shí)現(xiàn)了基于銅納米結(jié)構(gòu)(銅納米棒、銅納米線)的 Cu/Cu及 Cu/Sn低溫鍵合新方法：(1)利用傾斜法制備了銅納米棒，分析引入納米棒后的金屬間化合物生長(zhǎng)差異性，揭示其作為鍵合中介層降低鍵合溫度的理論依據(jù)，進(jìn)而提出基于銅納米棒的低溫Cu/Cu及Cu/Sn鍵合新方法，在250~350°C實(shí)現(xiàn)了Cu/Cu有效連接，最高鍵合強(qiáng)度超過20 MPa；在150~300°C實(shí)現(xiàn)了Cu/Sn可靠連

4、接，并且將鍵合環(huán)境從保護(hù)氣氛成功擴(kuò)展到空氣環(huán)境，最高鍵合強(qiáng)度超過44.4 MPa。(2)提出一種低溫、無模板直接合成銅納米線新工藝，采用水熱法在銅基底合成 Cu(OH)2納米線，再低溫下熱分解、氫熱還原最終得到銅納米線。研究了銅納米線在不同氣氛下的低溫熔化行為，揭示其應(yīng)用于低溫Cu/Cu鍵合的理論依據(jù)，并應(yīng)用于Cu/Cu鍵合，從而降低了互連熔點(diǎn)及對(duì)鍵合共面性的要求，成功地在150~400°C實(shí)現(xiàn)了基于銅納米線的 Cu/Cu鍵合，最高鍵合