三維集成電路TSV耦合模型建立與噪聲分析.pdf

1、三維集成電路通過TSV作為垂直互連，大大縮短了互連長度，提高了集成密度，支持異質(zhì)集成，是集成電路未來發(fā)展的重要趨勢。隨著 TSV制備技術(shù)的發(fā)展，基于 TSV的三維集成電路設(shè)計(jì)陸續(xù)出現(xiàn)。目前的三維集成電路設(shè)計(jì)一般分配給TSV面積的量級(jí)達(dá)到平方毫米，TSV通道采用多路冗余結(jié)構(gòu)，且TSV之間的間距達(dá)到幾十微米。但由于 TSV自身寄生電容量級(jí)在幾十到幾百飛法，高密度的TSV在傳遞高頻信號(hào)的過程中會(huì)產(chǎn)生耦合噪聲，嚴(yán)重影響了信號(hào)的質(zhì)量，阻礙了高密度

2、三維集成電路的發(fā)展。為了解決這個(gè)問題，本文從 TSV耦合模型入手對(duì)耦合噪聲進(jìn)行分析，總結(jié)了耦合噪聲的規(guī)律和抑制噪聲的方法，為三維集成電路設(shè)計(jì)中耦合噪聲方面的EDA輔助工具提供支持，主要工作如下：
　　1、通過TCAD仿真，分別建立TSV互連模型和襯底模型，形成適用于耦合噪聲分析的TSV耦合模型。抽取TSV耦合模型中的電阻值和電容值，并對(duì)模型參數(shù)的變化規(guī)律進(jìn)行分析，對(duì)已有的TSV寄生電容解析公式和襯底電容解析公式進(jìn)行改進(jìn)和優(yōu)化。根據(jù)

3、仿真模型的分析結(jié)果，發(fā)現(xiàn) TSV寄生電容與溫度有很密切的聯(lián)系。針對(duì)這一點(diǎn)，對(duì)TSV寄生電容解析公式進(jìn)行優(yōu)化，引入溫度參數(shù)，形成新的寄生電容解析公式，其精確度更高，求解過程更簡單。根據(jù)多導(dǎo)體傳輸線理論對(duì)襯底模型進(jìn)行改進(jìn)，分析不同情況下襯底硅模型的變化，針對(duì)耦合噪聲分析對(duì)復(fù)雜的寄生網(wǎng)絡(luò)進(jìn)行化簡。改進(jìn)后的TSV耦合噪聲模型具有準(zhǔn)確度高，運(yùn)算復(fù)雜度低的特點(diǎn)，適合于植入EDA工具，為耦合噪聲分析的后續(xù)工作打下基礎(chǔ)。
　　2、利用所得TSV耦

4、合模型，通過Hspice仿真對(duì)TSV耦合噪聲進(jìn)行分析，得到抑制TSV耦合噪聲的方法。對(duì)TSV耦合噪聲進(jìn)行時(shí)域和頻域特性分析，改變 TSV的尺寸和布放規(guī)則，分析耦合噪聲的變化規(guī)律。從中歸納抑制耦合噪聲的方法，如插入緩沖單元、加入電源地隔離等。分別采用以上方法，對(duì)抑制耦合噪聲的效果進(jìn)行分析。總結(jié)了緩沖單元插入位置、數(shù)量和驅(qū)動(dòng)能力對(duì)耦合噪聲的影響以及電源地隔離對(duì)周圍TSV產(chǎn)生的影響。通過對(duì)TSV耦合噪聲的分析，明晰了耦合噪聲發(fā)生的機(jī)理和產(chǎn)生危

5、害，探索可能用于抑制耦合噪聲的方法。為三維集成電路可靠性設(shè)計(jì)提供指導(dǎo)。
　　3、基于前面的分析，形成一種可以用來分析大規(guī)模 TSV耦合噪聲的方法。針對(duì)其中的各個(gè)關(guān)鍵步驟如GDS文件解析，TSV寄生網(wǎng)絡(luò)建立及耦合噪聲分析及優(yōu)化策略進(jìn)行說明。對(duì)典型的TSV布局進(jìn)行防耦合噪聲優(yōu)化，確定采用不同優(yōu)化方法使耦合噪聲降低到可容忍的范圍內(nèi)的最小安全距離。對(duì)比采用不同方法抑制耦合噪聲的面積開銷，分析在不同情況下適合如何選擇優(yōu)化策略。通過建立分析