基于硅通孔(TSV)的三維集成電路(3DIC)關(guān)鍵特性分析.pdf

1、過(guò)去的幾十年里,微電子器件尺寸按照摩爾定律持續(xù)減小,電子產(chǎn)品性能得到空前提高。但是在半導(dǎo)體制作工藝尺寸縮小到深亞微米量級(jí)后,工藝技術(shù)逐漸達(dá)到物理極限,量子效應(yīng)、短溝道效應(yīng)等小尺寸效應(yīng)越來(lái)越凸顯,成為摩爾定律繼續(xù)發(fā)展的瓶頸。三維集成電路(Three-Dimensional Integrated Circuit,3D IC)不再一味追求小尺寸,而是采用三維堆疊的方式來(lái)提高系統(tǒng)集成度,通過(guò)硅通孔(Through-Silicon-Via, TS

2、V)實(shí)現(xiàn)層間垂直互連,有效縮短了互連線長(zhǎng)度,并且可以實(shí)現(xiàn)異構(gòu)集成,成為業(yè)界公認(rèn)使摩爾定律持續(xù)有效的有力保證。本文針對(duì)基于TSV互連的3D IC進(jìn)行了系統(tǒng)的研究,所取得的主要成果為:
　　1、提出了考慮 MOS效應(yīng)的錐型 TSV寄生電容解析模型,并研究了其電容特性。首先,介紹了圓柱型 TSV、錐型 TSV、環(huán)型 TSV和同軸 TSV的寄生參數(shù)提取模型。然后通過(guò)求解泊松方程等數(shù)學(xué)方法,提出了考慮 MOS效應(yīng)的錐型 TSV寄生電容解析模

3、型,并對(duì)比了該解析模型與3D電磁寄生參數(shù)提取工具 Ansoft Q3D的提取模型,結(jié)果表明,在偏置電壓為-0.4V、0.5V和1V時(shí),對(duì)于錐型 TSV側(cè)面傾角為75°、80°、85°和90°四種情況,多個(gè)參數(shù)變化時(shí)解析模型最大均方根誤差分別為6.12％、4.37%、3.34%和4.84%,忽略 MOS效應(yīng)時(shí),最大均方根誤差分別達(dá)到210.42%、214.81%、214.52%和211.47%,驗(yàn)證了該解析模型的準(zhǔn)確性和考慮MOS效應(yīng)的必

4、要性。最后,采用3D全波電磁場(chǎng)仿真軟件 ANSYS’ HFSS研究了錐型 TSV的散射參數(shù),結(jié)果表明,考慮 MOS效應(yīng)以后散射系數(shù)(S11)的最大減幅大約為19dB,錐型 TSV的傳輸性能得到改善。
　　2、提出了環(huán)型和同軸 TSV熱應(yīng)力和熱應(yīng)變的解析模型,并研究了其熱機(jī)械性能。首先,基于準(zhǔn)3D Kane-Mindlin理論提出了環(huán)型 TSV和同軸 TSV熱應(yīng)力和熱應(yīng)變的解析模型,并針對(duì)多種填充金屬和介質(zhì)材料,采用有限元方法(Fi

5、nite Element Method, FEM)進(jìn)行驗(yàn)證,結(jié)果表明誤差分別小于6.8%。然后,根據(jù)解析模型,分別針對(duì) pMOS和 nMOS器件估算了熱機(jī)械性能的重要表征參數(shù)——阻止區(qū)(Keep-Out-Zone, KOZ)。結(jié)果表明,1)pMOS器件對(duì)熱應(yīng)力比 nMOS敏感:當(dāng)采用除 W以外的金屬材料時(shí),對(duì)于環(huán)型TSV,pMOS器件的 KOZ比 nMOS大2~3μm左右;對(duì)于同軸 TSV,pMOS器件的 KOZ比 nMOS大6~7μm

6、左右。2)W填充的TSV熱失配最小,沒(méi)有產(chǎn)生 KOZ;Al和 Cu填充的 TSV熱機(jī)械性能相差不大:Al或 Cu填充的環(huán)型 TSV引入的熱應(yīng)力與晶體管溝道平行時(shí),pMOS器件的 KOZ大約為5.6μm,垂直時(shí)大約為2.5μm,對(duì)于 Al或 Cu填充的同軸 TSV,分別大約為12.2μm和7.2μm;BCB作為介質(zhì)材料時(shí),TSV的熱機(jī)械性能最差,KOZ最大達(dá)到12.9μm。3)對(duì)于最常用材料 Cu和 SiO2填充的同軸 TSV,內(nèi)側(cè)金屬半

7、徑從3μm增加到7μm時(shí),同軸 TSV邊緣的熱應(yīng)力增加了342MPa;外側(cè)金屬環(huán)厚度從1μm增加到5μm時(shí),同軸 TSV邊緣的熱應(yīng)力增加了582MPa(245%);介質(zhì)厚度從1μm增加到5μm時(shí),同軸 TSV邊緣的熱應(yīng)力只增加了大約60MPa;TSV高度增加對(duì)熱應(yīng)力幾乎沒(méi)有影響。
　　3、提出一種新的 TSV結(jié)構(gòu)——雙環(huán) TSV,并研究了該結(jié)構(gòu)的熱機(jī)械性能和電傳輸性能。首先,對(duì)比了雙環(huán) TSV和同軸 TSV的熱應(yīng)力所導(dǎo)致的 KOZ

8、及等效面積(TSV與其引入的 KOZ所占的總面積),結(jié)果表明,當(dāng)采用 Cu和 SiO2作為金屬和介質(zhì)材料時(shí),與同軸 TSV相比,雙環(huán) TSV的 KOZ減小了88.9%,等效面積減小了22.6%。然后,提出了雙環(huán) TSV在硅中引入熱應(yīng)力的解析模型,與 FEM結(jié)果相比,平均相對(duì)誤差小于~6.7%。最后,采用 ANSYS’ HFSS軟件仿真,驗(yàn)證了該結(jié)構(gòu)具有與同軸 TSV同樣優(yōu)越的傳輸系數(shù)(S21),相比圓柱型和環(huán)型 TSV, S21在20

9、GHz時(shí)最大可提高93%。證明了這種結(jié)構(gòu)在保證了與同軸 TSV同樣優(yōu)越的電傳輸性能的同時(shí),減小了所引入的熱應(yīng)力和 KOZ,提高了熱機(jī)械性能。
　　4、提出了考慮 TSV的3D IC最高層芯片溫度解析模型,并研究了其溫度特性。由于3D IC將多層芯片堆疊在一起,導(dǎo)致熱密度過(guò)高,尤其是距離熱沉最遠(yuǎn)的最高層芯片,散熱性能最差。針對(duì)圓柱型 TSV,通過(guò)引入 TSV面積比例因子 r,提出了考慮 TSV的3D IC最高層芯片溫度解析模型。通過(guò)

10、 Matlab分析,結(jié)果表明,隨著芯片層數(shù)的增加,最高層芯片溫度幾乎線性增加。對(duì)于8層的三維集成電路,1)相對(duì)于未考慮 TSV散熱作用的情況,當(dāng) r為0.0001時(shí),最高層芯片溫度下降了6K,當(dāng) r=0.001時(shí),溫度下降了35K,當(dāng) r=0.01時(shí),下降了67K;2)綜合考慮溫度和 TSV所占的面積,得出硅通孔面積比例因子的最佳范圍 r為0.5%~1%。
　　5、以3D單芯片多處理器(Chip-Multiprocessors,

11、CMP)為例,研究了多核3D IC的溫度特性。首先,給出2層4核3D CMP熱阻矩陣的表達(dá)式,然后,基于熱阻矩陣研究了輸入階躍熱流時(shí)的瞬態(tài)溫度特性,通過(guò) Matlab軟件分析了熱容、熱阻和功耗對(duì)溫度的影響。結(jié)果表明,1)上層芯片的穩(wěn)態(tài)溫度比下層芯片高約5K;2)熱容的增大會(huì)導(dǎo)致3D CMP溫度上升時(shí)間的變長(zhǎng),并不會(huì)影響其最終穩(wěn)態(tài)溫度;3)核功耗每增加5W,上層和下層芯片的穩(wěn)態(tài)溫度分別增加15K和14K;4)熱阻每增加典型值的1/2倍,上