三維集成電路中電源分布網(wǎng)絡的分析與研究.pdf

1、隨著集成電路自動化制程的不斷發(fā)展，通過硅通孔（through silicon vias，TSV）形成的三維集成電路（three-dimensional integrated circuit，3D IC）最近逐漸成為集成電路領域的一個熱門話題。在3D IC中，電源分布網(wǎng)絡（Power distribution network，PDN）的設計是非常重要，同時也比較困難的。金屬電源線和電源突起（bump），以及電源 TSV是影響整個3D IC

2、 PDN信號完整性，尤其是電壓降（IR-Drop）分布，進而影響電路性能的兩個關鍵因素。
　　在本文中，將會研究3D IC電源網(wǎng)絡設計的相關問題，包括電源網(wǎng)絡的組成，建模，分析，優(yōu)化等。在總結當前存在的3D IC電源分布網(wǎng)絡設計方法的基礎上，本文將會提出一種基于多目標同時優(yōu)化3D IC電源分布網(wǎng)絡的方法。該方法在改善電源網(wǎng)絡中的電壓降分布的同時，可以盡量減少金屬電源線和電源 TSV/bump的使用，一次運行可以得到多個“最優(yōu)”解，

3、稱之為面向3D IC的并發(fā)式電源網(wǎng)絡設計及其實現(xiàn)算法（concurrent optimization method for3D IC PDN），簡稱CCO算法。
　　最后，利用對于相同的MCNC基準電路進行優(yōu)化的對比實驗顯示：與傳統(tǒng)的基于飽和模型的優(yōu)化方案相比，本文提出的方法能夠得到更多、更好的電源網(wǎng)絡設計方案，即使在TSV/bump數(shù)量差不多的情況下，也可以節(jié)省約32.7％的布線面積；與窮舉法相比，CCO算法僅需要約1/16的時