異構(gòu)雙核核間松耦合通信方法研究.pdf

1、隨著人類對(duì)產(chǎn)品功能需求的不斷提高，設(shè)計(jì)者也在不斷探尋具有更低功耗和更高性能的處理器芯片?，F(xiàn)階段，單核處理器芯片已無(wú)法滿足人類對(duì)數(shù)據(jù)高效處理的更高要求，設(shè)計(jì)更可靠、更高速的單核處理器芯片已很難在性能與功耗之間取得平衡。自2005年AMD首批民用級(jí)雙核處理器投入市場(chǎng)以來(lái)，其性能的優(yōu)越性很快獲得了市場(chǎng)的認(rèn)可。自此，多核體系架構(gòu)就以前所未有的速度飛速發(fā)展。雖然多核結(jié)構(gòu)有著眾多單核結(jié)構(gòu)無(wú)法比擬的優(yōu)良特性，但也給設(shè)計(jì)者們帶來(lái)了信息共享的問(wèn)題，如共享

2、Cache競(jìng)爭(zhēng)問(wèn)題、共享存儲(chǔ)層次增多問(wèn)題、共享信息一致性以及任務(wù)分配問(wèn)題等，這些問(wèn)題逐步成為多核處理器性能的瓶頸。
　　本文以實(shí)現(xiàn)最佳芯片能耗比的異構(gòu)SoC為設(shè)計(jì)目的，采用了不同特點(diǎn)的核心處理器來(lái)優(yōu)化其內(nèi)部結(jié)構(gòu)，其中包括負(fù)責(zé)任務(wù)調(diào)度和管理的通用PowerPC處理器以及一個(gè)密集型數(shù)據(jù)處理的DSP處理器。根據(jù)該平臺(tái)，本文深入研究了異構(gòu)雙核SoC的核間通信問(wèn)題。
　　出于功耗和設(shè)計(jì)復(fù)雜度以及工程需求的考慮，本文排除了共享Cache

3、和片上網(wǎng)絡(luò)的緊耦合型通信方法，而是采用了一種異構(gòu)雙核間松耦合的通信方法，該方法具有開(kāi)發(fā)難度小、功耗低以及通信速率高的優(yōu)點(diǎn)，尤其適合較少核的快速開(kāi)發(fā)，為降低設(shè)計(jì)成本和縮短開(kāi)發(fā)周期提供了良好的支撐。
　　該松耦合通信方法采用了多總線的體系結(jié)構(gòu)，其中包括PLB總線、DCR總線以及AXI總線。并且該方法為不同長(zhǎng)度不同要求的數(shù)據(jù)設(shè)計(jì)了三種不同的通信策略，他們分別是對(duì)性能要求不高且開(kāi)發(fā)時(shí)間有限的較小數(shù)據(jù)長(zhǎng)度的SEAMPHORE通信策略、提供硬

4、件同步措施的MailBox短消息通信策略以及基于DMA的較大數(shù)據(jù)通信策略。
　　同時(shí)，考慮共享數(shù)據(jù)的存取，特別設(shè)計(jì)了跨總線協(xié)議的DPRAM控制器，該控制器是一個(gè)全協(xié)議握手的兼容PLB和AXI總線協(xié)議的從設(shè)備，可被任意主設(shè)備訪問(wèn)。
　　另外，本平臺(tái)設(shè)計(jì)了具有優(yōu)先級(jí)的多路中斷，對(duì)通信過(guò)程中可能出現(xiàn)的問(wèn)題設(shè)計(jì)了容錯(cuò)機(jī)制，該機(jī)制通過(guò)插入并檢測(cè)數(shù)據(jù)標(biāo)簽的方法來(lái)發(fā)現(xiàn)錯(cuò)誤并利用高優(yōu)先級(jí)中斷打斷當(dāng)前錯(cuò)誤傳輸，同時(shí)重新配置當(dāng)前通信服務(wù)程序以達(dá)