EFT干擾下的微處理器敏感度研究.pdf

1、隨著半導(dǎo)體器件制造工藝和導(dǎo)線互連技術(shù)的提高，納米工藝尺寸的微處理器已成為芯片市場的絕對主流。更高的集成度和更低的工作電壓使得微處理器面臨的電磁兼容（EMC)問題愈加棘手，特別是原先不受重視的電快速瞬變脈沖（EFT)干擾己成為影響微處理器正常工作的重要因素。此外，微處理器壽命周期的電磁可靠性（EMR)與其EM C敏感度的變化密切相關(guān)。本文基于EFT干擾下的集成電路（1C)級上電微處理器敏感度測試平臺，分別以標(biāo)準(zhǔn)EFT發(fā)生器和1C級 EFT

2、發(fā)生器作為干擾源，分析EFT干擾引起微處理器失效的機(jī)理，研究不同的EFT干擾對微處理器EM C敏感度的影響。結(jié)合老化測試，使用1C級 EFT發(fā)生器作為干擾源，研究微處理器老化過程中EFT敏感度的變化情況，并探究了造成微處理器EFT敏感度變化的原因和機(jī)理。
　　第一部分介紹了 EFT敏感度的測試方法。首先對EFT脈沖信號特性進(jìn)行分析，包括其形成機(jī)制，脈沖波形和能量。然后分別對系統(tǒng)級和1C級EFT敏感度的測試
　　方法進(jìn)行介紹，

3、分析了二者在集成電路EMC敏感度測試方面的優(yōu)勢和劣勢。經(jīng)過綜合考慮，最終選取1C級的EFT脈沖異步注入法作為微處理器EMC敏感度研究的測試方法。
　　第二部分對不同EFT干擾下的微處理器EMC敏感度展開研究。首先結(jié)合所選微處理器和1C級 EFT敏感度測試方法進(jìn)行測試配置，包括測試平臺的搭建，測試板的設(shè)計和測試代碼調(diào)試。然后系統(tǒng)地探究了微處理器在EFT干擾下的可能失效類型和失效機(jī)理。最后，通過對微處理器EFT測試結(jié)果的分析，研究了不