2023年全國碩士研究生考試考研英語一試題真題(含答案詳解+作文范文)_第1頁
已閱讀1頁,還剩76頁未讀, 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報或認(rèn)領(lǐng)

文檔簡介

1、隨著集成電路行業(yè)的發(fā)展,制造工藝和技術(shù)都在穩(wěn)步提高,微處理器的工藝尺寸已經(jīng)進(jìn)入納米階段,工作環(huán)境越來越復(fù)雜,隨之而來的瞬態(tài)脈沖干擾等電磁兼容問題,特別是瞬態(tài)ESD干擾已經(jīng)成為影響微處理器正常工作的關(guān)鍵因素。在軍事上也是如此,利用瞬態(tài)脈沖干擾的電磁攻擊武器已經(jīng)成為各軍事強(qiáng)國的重點研究對象,并取得了一定的研究成果。本文基于瞬態(tài)ESD脈沖干擾下的芯片級上電微處理器性能測試平臺,研究瞬態(tài)ESD脈沖對微處理器I/O保護(hù)電路的影響,結(jié)合微處理器上電

2、測試結(jié)果分析,提出通過預(yù)防閂鎖效應(yīng)來改進(jìn)微處理器上電測試性能的微處理器I/O保護(hù)電路設(shè)計思路。著重分析了閂鎖效應(yīng)的產(chǎn)生機(jī)理,采用兩種具體可行的微處理器I/O保護(hù)電路設(shè)計方法,并通過對流片后的第二代產(chǎn)品與初始微處理器的上電ESD測試比較,對改善設(shè)計方法進(jìn)行了評估。
  第一部分對微處理器I/O保護(hù)電路結(jié)構(gòu)展開研究。首先對微處理器I/O保護(hù)電路設(shè)計原理展開研究,分析了進(jìn)行ESD防護(hù)需要做到的關(guān)鍵步驟。然后對三種典型的微處理器I/O保護(hù)

3、電路進(jìn)行具體研究,分析了各自的優(yōu)缺點。并對微處理器I/O保護(hù)電路的關(guān)鍵結(jié)構(gòu)—Trigger電路展開深入研究,分析了Trigger電路設(shè)計的主要策略和重要參數(shù),主要研究了兩種常見的Trigger電路結(jié)構(gòu),分析了各自能達(dá)到的上升沿檢測閾值。
  第二部分對瞬態(tài)脈沖干擾下微處理器測試方法展開研究。首先對比分析了幾種ESD測試方法和主要脈沖參數(shù),然后通過對芯片級上電ESD測試結(jié)果總結(jié)分析,得到瞬態(tài)ESD脈沖對上電微處理器造成的失效模式。最

4、后對瞬態(tài)ESD脈沖干擾下的微處理器性能測試平臺的設(shè)計與實現(xiàn)進(jìn)行了著重研究,主要分析了該測試平臺的環(huán)境設(shè)置和軟硬件的設(shè)計與實現(xiàn)方法。
  第三部分展開對微處理器I/O保護(hù)電路改進(jìn)方法的研究。在對芯片級上電ESD測試結(jié)果的研究中得出閂鎖效應(yīng)是影響微處理器上電ESD測試等級的重要因素,提出通過預(yù)防閂鎖效應(yīng)產(chǎn)生的方法來改進(jìn)微處理器I/O保護(hù)電路上電ESD測試性能的設(shè)計思路。然后對閂鎖效應(yīng)的產(chǎn)生機(jī)理展開深入剖析,提出兩種改善微處理器I/O保

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論