集成電路典型工藝下I-O電路及片上ESD防護(hù)設(shè)計(jì)研究.pdf

1、本文主要是從I/O電路、ESD防護(hù)方案設(shè)計(jì)以及ESD全芯片防護(hù)設(shè)計(jì)三個(gè)方面深入研究了典型工藝下的I/O電路設(shè)計(jì)以及ESD防護(hù)設(shè)計(jì)。論文在理解業(yè)界通用I/O電路設(shè)計(jì)標(biāo)準(zhǔn)以及二極管、MOSFET、SCR等基本ESD防護(hù)單元工作原理的基礎(chǔ)上，設(shè)計(jì)了典型工藝下的I/O電路以及ESD防護(hù)方案，包括：高壓0.5umBipolar-CMOS-DMOS(BCD)工藝下的ESD防護(hù)方案設(shè)計(jì)、0.18umCMOS工藝下的I/O電路設(shè)計(jì)以及65nmCMOSL

2、ogic工藝下的ESD防護(hù)方案設(shè)計(jì).論文使用傳輸線脈沖系統(tǒng)TLP對(duì)防護(hù)方案進(jìn)行了評(píng)價(jià)，獲得了一些具有新穎性和實(shí)用性的結(jié)論，論文還提出了一種全新的全芯片防護(hù)設(shè)計(jì)思想。主要研究?jī)?nèi)容和結(jié)論如下：
　　 ⑴基于0.18umCMOS工藝成功實(shí)現(xiàn)了通用數(shù)字I/O電路各單元模塊的設(shè)計(jì)與功能仿真驗(yàn)證工作。并利用0.18umCMOS工藝下的3.3V器件設(shè)計(jì)了新型的耐5V高壓輸入的通用型I/O電路。通過(guò)額外的邏輯控制電路實(shí)現(xiàn)對(duì)上拉輸出驅(qū)動(dòng)管柵極和N

3、_well電位的控制功能，從而有效克服了通用數(shù)字I/O電路耐5V信號(hào)輸入時(shí)的漏電流以及柵氧可靠性問題。
　　 ⑵在0.5umBCD工藝下通過(guò)對(duì)常用的雙二極管ESD防護(hù)方案和雙二極管的兩級(jí)ESD防護(hù)方案進(jìn)行相應(yīng)的研究。研究結(jié)果表明，金屬總線寄生電阻的存在會(huì)導(dǎo)致相應(yīng)端口的ESD設(shè)計(jì)窗口有所下降并導(dǎo)致被防護(hù)器件過(guò)早進(jìn)入失效領(lǐng)域，必須設(shè)定相應(yīng)的ESD設(shè)計(jì)規(guī)則來(lái)限定金屬總線的最小寬度以及I/O管腳與電源管腳間的最小間距來(lái)提升防護(hù)性能。同時(shí)

4、研究也表明，采用兩級(jí)ESD防護(hù)方案能有效的提升ESD防護(hù)單元對(duì)快速ESD應(yīng)力的防護(hù)效果。
　　 ⑶在0.5umBCD工藝下通過(guò)利用平行金屬布線方案和交錯(cuò)金屬布線方案以及不同的單插指寬度（25um、50um以及100um）對(duì)MOSFET防護(hù)性能的影響進(jìn)行研究。研究結(jié)果表明，在一定的范圍內(nèi)，對(duì)于給定的器件寬度，適當(dāng)?shù)臏p少單個(gè)插指的寬度能有效的提高GGNMOS的失效電流。采用平行式金屬布線不容易產(chǎn)生電流的積聚效應(yīng)，從而對(duì)GGNMOS采

5、用平行式金屬布線要普遍優(yōu)于交錯(cuò)式金屬布線。
　　 ⑷在0.5umBCD工藝下通過(guò)對(duì)比研究傳統(tǒng)的柵接電源的互補(bǔ)MOSFET防護(hù)方案(GDPCMOS)和柵耦合互補(bǔ)MOSFET防護(hù)方案(GCCMOS)后的結(jié)果表明，柵極耦合技術(shù)(GCCMOS)能降低傳統(tǒng)柵接電源互補(bǔ)MOSFET防護(hù)方案中MOSFET的開啟電壓（回滯電壓），但同時(shí)其柵極的過(guò)驅(qū)動(dòng)效應(yīng)也會(huì)導(dǎo)致MOSFET失效電流的下降，且其失效電流的下降與柵極耦合電阻的大小有密切聯(lián)系。而新型

6、提出的電源箝位單元輔助觸發(fā)的互補(bǔ)MOSFET防護(hù)方案(PCACMOS)能有效抑制柵極的過(guò)驅(qū)動(dòng)效應(yīng)并將傳統(tǒng)GCCMOS防護(hù)方案的FOM平均提高13.3％。
　　 ⑸在傳統(tǒng)互補(bǔ)SCR防護(hù)方案的基礎(chǔ)上提出新型的電容耦合互補(bǔ)SCR結(jié)構(gòu)，新型的電容禍合互補(bǔ)SCR結(jié)構(gòu)相比于傳統(tǒng)互補(bǔ)SCR防護(hù)方案具有更低的開啟電壓，且開啟電壓可以通過(guò)耦合電容來(lái)進(jìn)行有效調(diào)整。通過(guò)版圖上的改進(jìn)，該電容禍合互補(bǔ)SCR結(jié)構(gòu)能實(shí)現(xiàn)IO-VDD,IO-VSS以及VDD-

7、VSS各種ESD應(yīng)力模式下的ESD防護(hù)。
　　 ⑹在傳統(tǒng)互補(bǔ)SCR防護(hù)方案的基礎(chǔ)上提出的改進(jìn)連接方式的互補(bǔ)SCR防護(hù)方案能有效的減小ESD防護(hù)單元的面積，同時(shí)又能獲得等效的ESD防護(hù)性能，通過(guò)面積的減小，其等效的ESD防護(hù)品質(zhì)因素FOM有所提高。
　　 ⑺在0.5umBCD工藝下提出新型的Gate-suppression技術(shù)，該新型Gate-suppression技術(shù)中的抑制單元可以對(duì)ESD應(yīng)力起到有效的緩沖作用，Gat

8、e-suppression技術(shù)相比于Source-pump技術(shù)而言，內(nèi)部器件的抗快速ESD能力（諸如CDM）將提升100％。
　　 ⑻基于65nmCMOS工藝下提出的適用于低壓ESD防護(hù)的新型電容耦合輔助觸發(fā)SCR結(jié)構(gòu)能獲得2.15V的開啟電壓，能對(duì)65nm工藝下的1.2V核心管起到良好的防護(hù)效果。且其在室溫25℃和高溫125℃都具有較低的漏電流。
　　 ⑼針對(duì)高壓ESD防護(hù)運(yùn)用，提出利用PNPNP和NPNPN兩種互補(bǔ)型

9、的雙向SCR來(lái)構(gòu)建新型級(jí)聯(lián)型互補(bǔ)雙向SCR，其相應(yīng)的開啟電壓能通過(guò)耦合電容來(lái)進(jìn)行有效調(diào)整。相比于傳統(tǒng)的柵極接地的NLDMOS、柵極驅(qū)動(dòng)的NLDSCR、襯底觸發(fā)的NLDSCR、級(jí)聯(lián)式FOD器件以及級(jí)聯(lián)式LVTSCR等防護(hù)結(jié)構(gòu)，該新型的級(jí)聯(lián)型互補(bǔ)雙向SCR具有更高的ESD防護(hù)品質(zhì)因素FOM。
　　 ⑽新型提出的基于開關(guān)電路的ESD全芯片防護(hù)電路的仿真結(jié)果表明，利用該基于開關(guān)電路的ESD防護(hù)電路能有效防止ESD電流流入內(nèi)部芯片，該開關(guān)