版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡介
1、集成電路的ESD(Electrostatic Discharge)防護(hù)設(shè)計(jì)是提高集成電路和電子系統(tǒng)可靠性的重要關(guān)鍵技術(shù)。本文分析了集成電路ESD防護(hù)設(shè)計(jì)及其應(yīng)用背景,提出了新穎的ESD防護(hù)器件,滿足了應(yīng)用領(lǐng)域新技術(shù)的要求,并借助理論分析和TCAD(Technology Computer Aided Design)仿真設(shè)計(jì)研究了器件的工作機(jī)理,對(duì)有關(guān)結(jié)果進(jìn)行流片實(shí)驗(yàn)和測(cè)試驗(yàn)證。
本研究主要內(nèi)容包括:⑴提出了基于0.35μmCMO
2、S工藝的新型 GGISCR(Gate-Grounded-nMOS Incorporated Silicon Controlled Rectifier)器件,相比目前通用的LVTSCR(Low Voltage Triggered Silicon Controlled Rectifier)器件,在不增加器件面積、不降低器件魯棒性的前提下可將維持電壓提升到7.9V,40μm寬度的GGISCR器件的失效電流達(dá)到4.4A,解決了傳統(tǒng)ESD防護(hù)器件
3、在器件面積、魯棒性和維持電壓三者之間折中矛盾的關(guān)鍵難題。論文借助使用TCAD仿真工具,研究了器件在ESD應(yīng)力下的直觀重要物理量,包括:電場(chǎng)、電流密度和碰撞離化率等,結(jié)合上述結(jié)果對(duì)其工作機(jī)制進(jìn)行分析和闡述。有關(guān)結(jié)果發(fā)表在TED期刊,并申請(qǐng)發(fā)明專利。⑵提出了基于0.35μm40V BCD(Bipolar CMOS DMOS)工藝的改進(jìn)型GGISCR器件,通過優(yōu)化器件結(jié)構(gòu)和并聯(lián)小尺寸 GGLDMOS(gate-grounded Lateral
4、 Double-diffused MOS)器件,完整地驗(yàn)證了其ESD防護(hù)的有效性,該設(shè)計(jì)成功應(yīng)用于某上市公司的電源管理芯片的電源鉗位單元。主要的創(chuàng)新點(diǎn)是基于BCD工藝的特點(diǎn)進(jìn)一步縮小了器件的回滯窗口,失效電流達(dá)到3.5A。通過堆疊的方式極大地提高了器件的維持電壓,解決了電源鉗位單元存在的閂鎖問題,滿足18V和24V電源應(yīng)用,技術(shù)指標(biāo)優(yōu)越。⑶設(shè)計(jì)了一種新型ESD防護(hù)器件FP-LDMOS-SCR(Floating P+ Lateral Do
5、uble-diffused MOS Silicon Controlled Rectifier)器件,用于0.35μm40V BCD工藝I/O接口的ESD防護(hù)。通過在LDMOS器件漏端設(shè)計(jì)浮空P+區(qū),將器件的失效電流提升到2.7A,且不影響器件正常工作的I-V特性。FP-LDMOS-SCR器件提升了高壓I/O接口的ESD魯棒性且降低了閂鎖風(fēng)險(xiǎn)。有關(guān)結(jié)果發(fā)表在MR期刊。⑷在0.35μm80V BCD工藝平臺(tái)上設(shè)計(jì)了LDMOS-SCR器件,解
6、決了傳統(tǒng) LDMOS器件在 ESD應(yīng)力下出現(xiàn)過早失效的關(guān)鍵難題。TLP測(cè)得LDMOS-SCR器件失效電流值為4.3A。通過在漏端插入一個(gè)場(chǎng)氧結(jié)構(gòu),將LDMOS-SCR器件的擊穿電壓從92V提升到99V,進(jìn)一步增強(qiáng)了器件耐壓特性。⑸設(shè)計(jì)了具有超高魯棒性的ESD防護(hù)器件,其失效電流高達(dá)18.9A,滿足 IEC61000-4-215KV接觸放電的ESD防護(hù)等級(jí)。主要的創(chuàng)新點(diǎn)是在對(duì)GGISCR器件的失效機(jī)理分析的基礎(chǔ)上,設(shè)計(jì)了高效的圓形版圖器件
7、,其FOM(Figure of Merit)值為137AV/pF,比常規(guī)的多指條型版圖性能提升73%,技術(shù)指標(biāo)遠(yuǎn)優(yōu)于目前業(yè)界的主流產(chǎn)品,有關(guān)結(jié)果已申請(qǐng)發(fā)明專利。⑹設(shè)計(jì)了一種新型的穿通型五層 N++P+PP+N++結(jié)構(gòu)的TVS(Transient Voltage Suppressor)器件。其十二指條型器件獲得超過10A的失效電流,不大于0.17pF的寄生電容,解決了傳統(tǒng)TVS器件寄生電容過大影響系統(tǒng)信號(hào)完整性的問題,滿足諸如USB3.0
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- 集成電路ESD防護(hù)低壓器件的仿真研究.pdf
- 集成電路中ESD防護(hù)研究.pdf
- 納米集成電路ESD防護(hù)研究.pdf
- 集成電路ESD失效機(jī)理和ESD防護(hù)電路研究.pdf
- CMOS集成電路的ESD防護(hù)研究.pdf
- 集成電路片上ESD防護(hù)器件的設(shè)計(jì)與分析.pdf
- 集成電路的ESD防護(hù)技術(shù)研究.pdf
- 集成電路的典型ESD防護(hù)設(shè)計(jì)研究.pdf
- 集成電路系統(tǒng)級(jí)ESD防護(hù)研究.pdf
- 功率集成電路中高壓ESD防護(hù)表面電流抑制模型與器件研究.pdf
- 射頻集成電路的ESD防護(hù)技術(shù)研究.pdf
- CMOS射頻集成電路片上ESD防護(hù)研究.pdf
- 集成電路的老化預(yù)測(cè)與ESD防護(hù)研究.pdf
- CMOS集成電路ESD研究.pdf
- 半導(dǎo)體器件與集成電路抗靜電放電(esd)
- CMOS集成電路ESD保護(hù)研究.pdf
- 基于SCR的高壓集成電路ESD防護(hù)研究與設(shè)計(jì).pdf
- 功率集成電路的ESD保護(hù)研究.pdf
- 集成電路靜電放電(ESD)保護(hù)器件及其保護(hù)機(jī)理的研究.pdf
- cmos集成電路中的esd保護(hù)
評(píng)論
0/150
提交評(píng)論