集成電路系統(tǒng)級(jí)ESD防護(hù)研究.pdf

1、集成電路產(chǎn)業(yè)的發(fā)展給人們的生活和工作帶來了日新月異的變化。當(dāng)前半導(dǎo)體器件日益趨向小型化、高密度和多功能化，特別像消費(fèi)電子和便攜式產(chǎn)品等對(duì)主板面積要求比較嚴(yán)格的應(yīng)用，很容易受到靜電放電(ESD)的影響。本文主要對(duì)用于系統(tǒng)級(jí)ESD防護(hù)瞬態(tài)電壓抑制器(TVS)進(jìn)行研究，論文首先研究了傳統(tǒng)的基于齊納二極管的TVS，同時(shí)，論文研究了在現(xiàn)有的標(biāo)準(zhǔn)CMOS工藝下的TVS，設(shè)計(jì)并研究滿足不同高低壓電壓域需求的TVS器件，在0.6μm SOI工藝，0.5

2、μm BCD工藝，0.35μm CMOS工藝，0.18μm CMOS工藝以及65 nm CMOS工藝下進(jìn)行了流片驗(yàn)證。主要研究結(jié)果如下：
　　 1、在剖析國外大公司瞬態(tài)電壓抑制器(TVS)的基礎(chǔ)上，研究了基于齊納二極管的多通道瞬態(tài)電壓抑制器(TVS)的實(shí)現(xiàn)方式；基于某高壓工藝和所提出的設(shè)計(jì)指標(biāo)，通過調(diào)整工藝參數(shù)，包括摻雜濃度和結(jié)深等，仿真分析并設(shè)計(jì)基于齊納二極管的TVS器件結(jié)構(gòu)及其工藝。在現(xiàn)有多通道TVS基礎(chǔ)上，提出了高魯棒性性

3、的穿通型瞬態(tài)電壓抑制器，提出了新型多孔道均流技術(shù)以解決ESD電流均勻性問題，從而提高TVS的魯棒性；
　　 2、基于0.35μm CMOS工藝平臺(tái)，本論文提出并驗(yàn)證了齊納二極管輔助觸發(fā)SCR結(jié)構(gòu)(ZTSCR)器件，分析了不同區(qū)域形成的齊納二極管對(duì)觸發(fā)電壓的影響，研究表明，齊納二極管觸發(fā)SCR結(jié)構(gòu)可以有效降低了傳統(tǒng)SCR的觸發(fā)電壓，齊納二極管形成于N-阱與P-阱之間的ZTSCR結(jié)構(gòu)具有最低的二次觸發(fā)電壓；
　　 3、基于6

4、5 nm CMOS工藝平臺(tái)，本論文提出浮空N-阱技術(shù)以提高LVTSCR器件的維持電壓，通過浮空N-阱對(duì)電流路徑的阻擋作用將電流路徑縱向拉長，從而拉寬了寄生NPN晶體管的基區(qū)寬度，卻不會(huì)增加芯片版圖面積，可有效提高LVTSCR的維持電壓；
　　 4、基于0.35μm CMOS工藝平臺(tái)，提出二極管觸發(fā)LVTSCR器件(DLVTSCR)，傳統(tǒng)的LVTSCR器件的觸發(fā)電壓和維持電壓等ESD特性得到了進(jìn)一步優(yōu)化，并以DLVTSCR器件作為

5、核心器件進(jìn)行完整的TVS設(shè)計(jì)；
　　 5、基于基于0.6μm SOI工藝平臺(tái)，研究了LIGBT用于高壓ESD防護(hù)的優(yōu)勢，并通過增大寄生BJT的發(fā)射區(qū)和集電區(qū)電阻，提高LIGBT的維持電壓；
　　 6、本論文對(duì)內(nèi)嵌SCR的LDMOS器件(SCR-LDMOS)在多次ESD事件后的退化現(xiàn)象進(jìn)行了分析，并結(jié)合直流漏極擊穿電壓的退化原理對(duì)SCR-LDMOS的退化進(jìn)行了解釋，提出了電荷陷阱的退化機(jī)理，為高壓ESD設(shè)計(jì)提供了有力的理論