高壓集成電路中LDMOS結(jié)構(gòu)在ESD應(yīng)力下的特性研究.pdf

1、自然界中廣泛存在的靜電放電（ElectroStatic Discharge，ESD）現(xiàn)象是造成芯片失效的一個(gè)重要因素。目前集成電路廣泛用于各種生活、生產(chǎn)電器中，因此，每年因靜電放電造成集成電路的損壞而導(dǎo)致的經(jīng)濟(jì)損失非常嚴(yán)重。為了降低由此帶來(lái)的損失，集成電路的ESD防護(hù)能力已是目前芯片設(shè)計(jì)時(shí)必須考慮的問(wèn)題。近年來(lái)隨著功率集成電路技術(shù)的蓬勃發(fā)展，功率集成電路的ESD防護(hù)能力也隨之越來(lái)越得到重視。而以往對(duì)芯片ESD問(wèn)題的研究主要集中于低壓電路

2、和器件，對(duì)高壓集成電路的研究目前還很不成熟。LDMOS（Lateral Diffused MOS）器件由于具有易與CMOS工藝相兼容的特點(diǎn)而被廣泛應(yīng)用于功率集成電路中。研究LDMOS器件所面臨的ESD問(wèn)題對(duì)降低研發(fā)成本、提高功率集成電路可靠性具有重要意義。
　　本文基于0.35μm40V/20V/5VBCD（Bipolar/CMOS/DMOS）工藝，使用TCAD仿真分析、器件的TLP（Transmission Line Pulse

3、）與HBM（Human Body Model）測(cè)試、失效分析等相結(jié)合的研究方法，對(duì)LDMOS在ESD大電流注入下的器件特性進(jìn)行研究，由此提出了器件在寬度方向上的電流不均勻性模型。在此模型的基礎(chǔ)上，提出了新的器件結(jié)構(gòu)，并進(jìn)行實(shí)驗(yàn)驗(yàn)證。主要的創(chuàng)新工作和成果如下：
　　1.基于Kirk效應(yīng)原理，結(jié)合LDMOS體內(nèi)寄生NPN的電流放大機(jī)理，對(duì)處于ESD應(yīng)力下的LDMOS在寬度上的電流不均勻特性進(jìn)行研究，提出了LDMOS電流不均勻性模型。L

4、DMOS的電流不均勻特性可導(dǎo)致器件只有部分導(dǎo)通，從而限制了器件的抗 ESD能力?；诖四Ｐ?，設(shè)計(jì)了新型器件結(jié)構(gòu)，通過(guò)器件漏端 N+用場(chǎng)氧進(jìn)行隔離，在不增大器件觸發(fā)電壓的情況下增加了器件的鎮(zhèn)流電阻，抑制了LDMOS寬度方向上的電流不均勻性，使器件的ESD失效電流從1.06A提升至3.53A。
　　2.基于LDMOS在大電流注入下發(fā)生Kirk效應(yīng)的理論，分析了LDMOS器件維持電壓特性的影響因素，指出了ESD大電流注入條件下Kirk效

5、應(yīng)將導(dǎo)致LDMOS器件出現(xiàn)維持電壓過(guò)低現(xiàn)象。基于此原理，提出并驗(yàn)證了一種用于提升器件維持電壓的抑制強(qiáng)折回（strong snapback）新結(jié)構(gòu)，并對(duì)其ESD特性進(jìn)行了深入的研究。該結(jié)構(gòu)通過(guò)在器件漏端增加一個(gè)用于低壓PMOS器件的濃度較高的Nwell，使器件漂移區(qū)漏端部分的摻雜濃度提升，以提高器件發(fā)生Kirk效應(yīng)的電流密度，從而提升器件維持電壓。新器件使維持電壓由15V提升至29.8V，并且沒(méi)有出現(xiàn)嚴(yán)重的折回過(guò)程。此外，研究了器件溝道長(zhǎng)

6、度、寄生 BJT基區(qū)接地電阻、電流放大系數(shù)等參數(shù)對(duì) LDMOS器件維持電壓特性的影響。通過(guò)采用電流放大系數(shù)較低的PLDMOS作為ESD保護(hù)器件，可得到無(wú)折回現(xiàn)象的TLP特性。
　　3.提出了一種新的 NPN-LDMOS結(jié)構(gòu)，并對(duì)該器件在 ESD應(yīng)力下的特性進(jìn)行了深入的研究與驗(yàn)證。該結(jié)構(gòu)通過(guò)在LDMOS的漏端增加了一個(gè)寄生的低壓NPN器件，不僅使LDMOS在ESD應(yīng)力下的雪崩結(jié)由N+/Ndrift轉(zhuǎn)換為N+/Pwell以提高器件的電

7、離碰撞系數(shù)，也同時(shí)增加了器件的均勻?qū)ㄌ匦?。相比傳統(tǒng)LDMOS，新器件的電流泄放能力由1A提升至3.2A，而其維持電壓僅降低約6V。
　　4.提出了一種用于CMOS芯片I/O引腳的新型SCR結(jié)構(gòu)，并通過(guò)實(shí)驗(yàn)研究了器件的ESD特性。該SCR不僅可以通過(guò)內(nèi)嵌的MOS器件雪崩擊穿觸發(fā)，還可以通過(guò)電源軌之間的寄生電容觸發(fā)，其抗ESD能力遠(yuǎn)高于常規(guī)的MOS器件，因此可以用較小的器件寬度實(shí)現(xiàn)對(duì)I/O引腳的ESD保護(hù)。在占用面積相近的情況下，