用于數(shù)字電源的延遲型模數(shù)轉換器設計.pdf

1、隨著移動終端應用的流行，對于電源管理系統(tǒng)的性能要求越來越高，高性能、低功耗、設計簡單的電源管理芯片逐步成為工程師們的研究方向。數(shù)字開關電源作為一種新型的結構，具有設計簡單、數(shù)字化、集成度高、可編程等特點，逐步成為研究熱點。數(shù)字開關電源中一個關鍵模塊就是ADC，ADC的性能好壞決定了整個系統(tǒng)的性能和穩(wěn)定性。
　　本論文的主要工作是設計一款用于數(shù)字電源的延遲型ADC。論文總結了國內外電源管理芯片的發(fā)展現(xiàn)狀，分析了各種類型電源管理芯片的

2、優(yōu)缺點，選定數(shù)字開關電源為研究內容。ADC作為數(shù)字開關電源的重要組成部分，其性能至關重要。分析比較各類型ADC的性能，選定延遲型ADC為本論文設計方案。在研究基本延遲型ADC的基礎上，設計了分段延遲環(huán)ADC結構，該結構采用分段模塊得到數(shù)字輸出碼的高兩位，采用延遲環(huán)模塊得到數(shù)字輸出碼的低四位，從而實現(xiàn)模數(shù)轉換的功能。該結構的特點是窗口型ADC，延遲環(huán)模塊的控制信號是由ADC內部產生的，內部產生的控制信號同樣受到溫度、工藝、負載等因素的影響

3、，可以適當?shù)窒舆t單元的延遲偏差，分段量化則使量化電壓區(qū)間變小，提高了延遲單元的線性度。
　　本文基于SMIC0.18μm RF CMOS工藝設計了具體的電路和版圖，并進行了仿真和分析。得到的結果如下:電源電壓為3.3V，輸入電壓范圍為3.15V～3.45V，有效位數(shù)為4.91位，分辨率為9.98mV/LSB，最大采樣頻率為25MHz，功耗為1.05mW，信納比(Signal to Noise and Distortion Rat