用于單片集成傳感器的逐次逼近模數(shù)轉(zhuǎn)換器的設(shè)計.pdf

1、隨著CMOS集成電路技術(shù)與MEMS技術(shù)的飛速發(fā)展，將傳感器與信號處理電路單片集成成為一大發(fā)展趨勢。而其中的模數(shù)轉(zhuǎn)換器是模擬到數(shù)字的接口，是單片集成電路中的核心模塊，模數(shù)轉(zhuǎn)換器需要有著低功耗，小面積的特點以適用于高集成度的單片集成電路。
　　本研究設(shè)計了適用于單片集成砷化銦(InAs)傳感器電路的一種10位全差分式的逐次逼近模數(shù)轉(zhuǎn)換器(SAR ADC)。該模數(shù)轉(zhuǎn)換器由數(shù)模轉(zhuǎn)換器(DAC)、比較器、逐次逼近寄存器、控制邏輯電路等構(gòu)成。

2、其中DAC在“Vcm-based”切換法的基礎(chǔ)上做出改進，省去了DAC陣列中的最高位電容，采用了6MSB+3LSB分段式電荷按比例縮放型結(jié)構(gòu)，有效減小整體面積，提高ADC精度。在版圖設(shè)計方面，電容陣列采用共質(zhì)心式對稱結(jié)構(gòu)，提高電容之間的匹配性。電路采用CSMC0.5μm2P3M工藝設(shè)計，在100KS/s采樣率與0.49KHz輸入信號頻率下，ADC的無雜散動態(tài)范圍SFDR為67.8dB，有效位數(shù)為9.53bit，整個ADC面積為700μm